[发明专利]一种基于FPGA的功能模块

权利要求书

1.一种基于FPGA的功能模块，其特征在于，包括：顶层模块；

顶层模块包括：DMUX选择模块、MUX32选择模块、从机Slave模块、逻辑模块、TestBench模块、下游从机模块和三态门模块；

DMUX模块：接收从机Slave传输的通道地址，进行地址的选择，并与顶层传输的三态门使能信号进行判断，打开下游某个通道，让通道与上游I2C总线相通信，从而使上游主机与下游被选择从机通信，这是与三态门逻辑信号共同完成其功能的；

MUX32选择模块：接收下游传输回的数据，进行通道选择，从而选择某通道数据进行传回；MUX32选择模块需要32条输入和来自Slave模块的控制寄存器数据，输出一条被选中的数据线；MUX32选择模块接受控制寄存器的数据，选择32条数据线中某一条与其输出数据线相连，没有被选中的数据线全部被拉高；

从机Slave模块：内部基于状态机方式设计，该模块的功能是芯片PCA9547功能最直观的体现；该模块具有从机接收器的功能，替代普通从机设备，接受主机地址数据，判断地址，回应应答信号，接受通道地址，所以也具有一个关键的作用就是能选通下游的某一个通道，传输通道地址于其他模块，被主机读取数据；

逻辑模块：是一种时序逻辑，使用此时序逻辑对三态门使能信号的控制，可以实现判断SDA数据线上的低电平信号是上游传输过来的还是下游传输过来的，然后再使能三态门，使I2C总线可以双向的传递；三态门使能信号在顶层进行时序逻辑编码设计，传输到DMUX模块与顶层模块中使用；

三态门逻辑模块：I2C总线的双向传输，运用了三态门；时序逻辑运用上游SDA数据与下游SDA数据得出三态门使能信号，这样使用时序逻辑对三态门使能信号的控制，使I2C总线可以双向的传递，也即完成SDA数据线的双向传输功能，三态门使能信号在顶层进行时序逻辑，传输到DMUX模块与顶层模块中使用；

TestBench模块：可以传输数据给从机，也可接受从机数据；仿真中使用，用于验证替代模块是否完成其功能；

下游从机模块：主要使用于仿真中，此仿真调用设计模块中的I2C_Slave模块来验证替代模块是否完成其功能。

2.根据权利要求1所述的一种基于FPGA的功能模块，其特征在于：顶层模块的输入输出接口分别为：

Reset：外部复位引脚，复位引脚低电平有效；

CLK：高频时钟，运用高频时钟能更加简便与更少误差实现设计；

A：外部7位地址引脚，芯片PCA9547外部3位地址引脚；

UP_SDA：I2C总线的SDA数据线，相当于I2C总线，主机上的I2C总线；

UP_SDA：I2C总线的SCL数据线，相当于I2C总线，主机上的I2C总线；

DOWN_SDA[0:31]:下游I2C的32条SDA数据线，下游的I2C；

DOWN_SCL[0:31]:下游I2C的32条SCL时钟线，下游的I2C。

3.根据权利要求2所述的一种基于FPGA的功能模块，其特征在于：从机Slave模块包括：地址寄存器、控制寄存器、状态机和计数器；

地址寄存器存放本Slave的地址数据，当从机接收到主机传来的地址数据，会将接收到的地址数据与地址寄存器相比较，如果相同说明主机访问的就是本从机Slave；

控制寄存器在默认情况下，会储存本Slave的数据，该数据具体由Slave决定；如果主机需要写从机，那么此Slave的功能就是将传输来的数据当做下游通道地址，并将该地址的通道打开，与上游连接；如果主机需要读从机Slave，那么该Slave会将控制寄存器里的数据传输给主机Master；

状态机里有许多状态，状态包括：UP_SDA_IN提供主机的SDA数据，UP_SCL_INT提供主机的SCL时钟，CLK提供高频时钟，A提供外部引脚地址，Reset提供外部复位引脚；状态机输出的上游的SDA数据用于连接下游的DOWN_SDA，Control_Reg输出用于连接选择器；通过状态，该从机Slave模块可以完成该Slave的输出，对控制寄存器的输出，用于其他模块的使用；

计数器用于当检测到启动信号时，每一个时钟脉冲的下降沿到来时，计数器就自增一，直到计数器增加到20，计数器会变回0，当检测到停止信号时，计数器也会变回0，意味着，计数器计数了20个时钟脉冲；计数器的作用在于状态的跳转条件。