[发明专利]一种时钟抖动产生装置

说明书

本发明公开了一种时钟抖动产生装置，由可控抖动注入电路产生幅度抖动门限信号，与被加抖的正弦时钟信号一并进入比较器，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的时钟，从而实现对高速传输系统误码率的检测。本发明输出方波的边沿位置会随着门限信号幅度抖动变化而变化，这样通过控制门限信号的抖动幅度，来控制比较器输出方波的边沿抖动，完成时钟注入抖动。此外，本发明采用将幅度抖动转换为时序抖动的思路，具有电路结构简单的特点。

技术领域

本发明属于误码率测试技术领域，更为具体地讲，涉及一种时钟抖动产生装置，在仪器仪表中，为时钟增加可控制抖动。

背景技术

在通信系统中，当发送端发出信号后，由于受到通道中媒介的影响，接收端接收的信号总是带有噪声的。在数字通信的情况下，信息以“1”和“0”的逻辑比特编码。理想的信号可以由“0”到“1”上升时间或“1”到“0”的下降时间的梯形表示，接收端由于受到通信中噪声的影响，实际接收到的波形与理想信号不同。由于抖动的存在，带有抖动的数据信号在高速通信系统中传输，会对整个通信系统带来很大的影响。工程师在设计高速通信系统时，抖动已成为不得不考虑的一个至关重要的影响因素，为了能够作为测试流程的一部分注入一定水平的故意抖动，以测试误码率。在数据率日益提高的情况下，当前工程师需要解决在电路系统上的功能性测试和一致性测试的问题。为了帮助工程师解决设计中面对的问题，成功进行时钟抖动的合成对其进行真实环境的模拟具有重要的意义。

在2019年07月12日授权公告的、公告号为CN107271890B、名称为“一种序列脉冲部分下降沿加抖的装置”的中国发明专利中，公开了一种脉冲(时钟)加抖的装置，将输入序列脉冲(时钟)通过同步后的门控信号截取，得到需要在下降沿加载抖动的部分和门控信号之外的无需加载抖动的部分。对于需要加载抖动的部分序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到上升沿，上升沿信号作为触发器时钟和下降沿信号作为复位信号使得序列脉冲在上升沿来时拉高，下降沿来时拉低，实现对该部分序列脉冲信号的下降沿加抖后的波形合成。其中，下降沿在可编程延迟线的作用下时延，由于时延的数值是可编程控制的，因此下降沿到来的时刻随控制数据变化，由上升沿和下降沿合成的序列脉冲信号的下降沿就产生了抖动。最后通过数据合成电路将加载了抖动的部分序列脉冲和未加载抖动的部分序列脉冲合成得到完整的部分下降沿加抖的序列脉冲信号。然而上述中国发明专利，电路结构相对复杂。

发明内容

本发明目的在于克服现有技术的补正，提供一种时钟抖动产生装置，在高速传输系统的数据发送时钟端注入抖动，以检测其误码率的同时，简化电路结构。

为实现上述发明目的，本发明时钟抖动产生装置，其特征在于，包括：

一可控抖动注入电路，用于产生幅度抖动的门限信号，并输入到比较器的一个输入端；

一比较器，其另一输入端与需要加抖(被加抖)的正弦时钟信号连接，在比较器中，正弦时钟信号与幅度抖动的门限信号的电平进行比较，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的参考时钟。

本发明的目的是这样实现的。

本发明时钟抖动产生装置，由可控抖动注入电路产生幅度抖动门限信号，与被加抖的正弦时钟信号一并进入比较器，生成波形边沿抖动的方波，并作为高速传输系统数据发送端的参考时钟，从而实现对高速传输系统误码率的检测。本发明输出方波的边沿位置会随着门限信号幅度抖动变化而变化，这样通过控制门限信号的抖动幅度，来控制比较器输出方波的边沿抖动，完成时钟注入抖动。此外，本发明采用将幅度抖动转换为时序抖动的思路，具有电路结构简单的特点。

附图说明

图1是时钟抖动产生装置一种具体实施方式原理框图；

图2是边沿抖动产生过程的波形示意图；

图3是边沿抖动范围与幅度抖动范围的关系示意图；