[发明专利]一种基于PCIe的多FPGA动态配置装置及方法

权利要求书

1.一种基于PCIe的多FPGA动态配置装置，其特征在于，所述装置包括上位机程序控制单元、与所述上位机程序控制单元连接的Zynq、分别与所述Zynq连接的n组FPGA、以及分别与所述n组FPGA连接的n组四线串行外设接口闪存QSPI Flash；所述Zynq包括依次串联的PCIe接口单元、PS程序控制单元、配置数据接口单元，以及分别与所述配置数据接口单元连接的n组异步处理单元；所述PCIe接口单元与所述上位机程序控制单元输出端连接，n组异步处理单元分别与n组FPGA上的配置单元一一对应连接，n组配置单元分别与n组四线串行外设接口闪存QSPI Flash一一对应连接；

所述PS程序控制单元分别与一个双倍速率同步动态随机存储器DDR和一个四线串行外设接口闪存QSPI Flash0连接；所述PS程序控制单元通过串口与上位机程序控制单元连接；所述PS程序控制单元通过扩展接口分别与所述n组配置单元和所述n组四线串行外设接口闪存QSPI Flash连接，其中1≤n≤15。

2.根据权利要求1所述基于PCIe的多FPGA动态配置装置，其特征在于，

所述上位机程序控制单元用于存储Zynq和/或FPGA的配置文件数据，封装配置文件数据，将各配置文件数据、数据长度和缓存于DDR的基地址发送给Zynq，下达启动配置指令，接收串口信息指示Zynq和/或FPGA的配置进度以及是否配置成功；

所述Zynq用于接收、解析、校验、缓存配置文件数据，根据配置命令判定所需配置的Zynq和/或FPGA；依据QSPI Flash的配置时序配置QSPI Flash0；进行配置文件数据分发、配置文件数据异步处理；

所述n组FPGA用于分别通过其内置的配置单元接收PS程序控制单元发送的启动配置命令，启动配置程序，从异步处理单元接收配置文件数据，并配置到对应的QSPI Flash中。

3.根据权利要求2所述基于PCIe的多FPGA动态配置装置，其特征在于，所述Zynq中：

所述PCIe接口单元用于接收配置文件数据，解析数据并转发给PS程序控制单元；

所述PS程序控制单元用于接收解析后的配置文件数据，校验数据并缓存各配置文件数据到DDR中对应的写缓存地址；接收上位机程序控制单元配置命令启动配置程序，读取DDR中的配置文件数据用于配置QSPI Flash0或转发相应的配置文件数据给配置数据接口单元；向n组FPGA的配置单元发送启动配置命令和相关配置信息，并接收反馈的配置状态信息，向各组配置单元和与其连接的QSPI Flash发送复位信号；

所述配置数据接口单元用于接收PS程序控制单元发送的配置文件数据，识别各FPGA所对应的配置文件数据，接收异步处理单元发送的控制命令，按照所述控制命令将配置文件数据分发给异步处理单元；

所述异步处理单元用于接收配置数据接口单元和配置单元发送的命令，并按照命令从配置数据接口单元接收配置文件数据并转发给配置单元，实现配置文件数据在不同时钟域的异步处理。

4.使用权利要求1～3任一项所述装置的一种基于PCIe的多FPGA动态配置方法，其特征在于，所述方法包括：

S1、上位机程序控制单元将Zynq和/或FPGA的配置文件数据和对应的配置信息经PCIe接口单元发送至PS程序控制单元；PS程序控制单元校验并缓存各配置文件数据到DDR中对应的写缓存地址；

S2、上位机程序控制单元向PS程序控制单元发送Zynq和/或FPGA配置命令，指定需要配置的Zynq和/或FPGA；PS程序控制单元在收到配置命令后，根据配置命令判定所需配置的Zynq和/或FPGA；

S3、若需配置Zynq，则先在DDR中设置1个读缓存，PS程序控制单元依据QSPI Flash配置时序配置Zynq所连接的QSPI Flash0；

S4、若需配置FPGA，则从DDR写缓存地址中读取对应的配置文件数据并发送给配置数据接口单元进行配置文件数据分发，通过异步处理单元进行配置文件数据异步处理，配置单元启动配置程序，配置程序依据QSPIFlash配置时序配置指定FPGA所连接的QSPI Flash。