[发明专利]一种神经网络加速电路和方法

权利要求书

1.一种神经网络加速电路，其特征在于，包括：

数据存储模块，用于存储神经网络计算所需的输入数据；

数据缓存模块，用于缓存所述数据存储模块输出的输入数据；

计算模块，包括多个计算单元，所述计算单元用于对所述数据缓存模块输出的输入数据进行计算以得到输出数据；

延时处理模块，用于对所述输出数据进行延迟处理后同时输出延迟处理后的输出数据。

2.如权利要求1所述的神经网络加速电路，其特征在于，所述数据存储模块包括第一数据存储子模块和第二数据存储子模块，所述第一数据存储子模块包括第一数据存储单元和第一控制单元，所述第一数据存储单元用于存储神经网络计算所需的第一输入数据，所述第一控制单元用于向所述计算模块发出控制信号。

3.如权利要求2所述的神经网络加速电路，其特征在于，所述第二数据存储子模块包括第二数据存储单元和第二控制单元，所述第二数据存储单元用于存储神经网络计算所需的第二输入数据，所述第二控制单元用于控制所述第二数据存储单元的读写操作。

4.如权利要求3所述的神经网络加速电路，其特征在于，所述数据缓存模块包括第一寄存器单元和第二寄存器单元，所述第一数据存储单元与所述第一寄存器单元连接，所述第二数据存储单元与所述第二寄存器单元连接。

5.如权利要求4所述的神经网络加速电路，其特征在于，所述第一寄存器单元包括n个依次串联连接的第一寄存器，所述第二寄存器单元包括n个依次串联连接的第二寄存器。

6.如权利要求5所述的神经网络加速电路，其特征在于，所述计算模块包括n个计算单元，第i个计算单元与第i个第一寄存器连接，第i个计算单元还与第i个第二寄存器连接，其中，i≤n。

7.如权利要求6所述的神经网络加速电路，其特征在于，所述第一控制单元用于对所述计算模块的第一个计算单元产生控制信号。

8.如权利要求7所述的神经网络加速电路，其特征在于，所述计算模块的第i-1个计算单元接收到控制信号后，按照预设时钟周期向第i个计算单元产生控制信号，其中，2≤i≤n。

9.如权利要求3所述的神经网络加速电路，其特征在于，所述第一数据存储单元和所述第二数据存储单元均为RAM存储单元。

10.一种神经网络加速方法，其特征在于，包括：

获取神经网络计算所需的多个输入数据；

将所述输入数据依次传输到多个计算单元进行计算以得到多组输出数据；

对多组所述输出数据进行延时处理后同时输出多组所述输出数据；

所述将所述输入数据依次传输到多个计算单元进行计算以得到多组输出数据包括：从第一存储器RAM中读取的第一输入数据依次传输到多个依次串联连接的第一寄存器中，多个依次串联连接的第一寄存器则将第一输入数据依次传输到对应连接的计算单元中；从第二存储器RAM中读取的第二输入数据依次传输到多个依次串联连接的第二寄存器中，多个依次串联连接的第二寄存器则将第二输入数据依次传输到对应连接的计算单元中。