[发明专利]一种矩阵乘法器、数据处理方法、集成电路器件及处理器

说明书

本申请涉及矩阵乘法器、数据处理方法、集成电路器件及处理器。该矩阵乘法器包括：LDS，用于按照行顺序存储第一矩阵；K个VGPR，用于存储第二矩阵中的各个列，每个VGPR存储第二矩阵的一列；与K个VGPR一一对应连接的K个VSP，LDS通过总线与每个VSP均连接，使得第一矩阵中的元素逐个并行地被加载到K个VSP，与K个VGPR中各自存储的列对应的元素进行相乘，K个VSP并行地将第一矩阵同一行中的元素逐个与第二矩阵的对应元素产生的相乘结果依次累加，得到第三矩阵同一行的所有元素，从而完成第一矩阵和第二矩阵的乘法运算。该矩阵乘法器可以针对第三矩阵同一行的所有元素进行并行计算，极大的减少从第一矩阵中获取元素的次数。

技术领域

本申请属于计算机技术领域，具体涉及一种矩阵乘法器、数据处理方法、集成电路器件及处理器。

背景技术

当前计算机领域，伴随着大数据、机器学习等新兴技术的成熟，越来越多的任务中包含了各种各样的矩阵乘法运算。目前，要计算两个矩阵A和B的乘积，可以通过以下方式中的任意一种方式进行计算：

方式一，将矩阵A和矩阵B都预先加载到向量通用寄存器(Vector GeneralPurpose Register，VGPR)中，做乘法时，取矩阵A的行和矩阵B的列进行运算。

方式二，将矩阵A和矩阵B都预先加载到本地数据共享单元(Local Data Share，LDS)，在做乘法时，再将A和矩阵B加载到VGPR中，然后做乘法。

方式三，预先加载矩阵A至LDS，预先加载矩阵B到VGPR，在进行A*B时，将矩阵A逐行加载到VGPR，然后做乘法。

发明内容

本申请的目的在于提供一种矩阵乘法器、数据处理方法、集成电路器件及处理器。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种矩阵乘法器，包括：本地数据共享单元、K个向量通用寄存器以及与所述K个向量通用寄存器一一对应连接的K个向量流处理器；本地数据共享单元，用于按照行顺序存储第一矩阵，所述第一矩阵为M*N矩阵；K个向量通用寄存器，用于存储第二矩阵中的各个列，每个向量通用寄存器存储所述第二矩阵的一列，所述第二矩阵为N*K矩阵，K为大于等于2的整数；所述本地数据共享单元通过总线与所述K个向量流处理器中的每个向量流处理器均连接，使得所述第一矩阵中的元素逐个并行地被加载到K个向量流处理器，与所述K个向量通用寄存器中各自存储的列对应的元素进行相乘，所述K个向量流处理器并行地将所述第一矩阵同一行中的元素逐个与所述第二矩阵的对应元素产生的相乘结果依次累加，得到第三矩阵同一行的所有元素，从而完成所述第一矩阵和所述第二矩阵的乘法运算。

本申请实施例中，采用本地数据共享单元通过总线与每个向量流处理器均连接方式，通过这条路径，使得本地数据共享单元中存储的第一矩阵中的元素可以直接并行地被加载到K个向量流处理器中，省去了从本地数据共享单元→向量通用寄存器→向量流处理器加载数据的加载操作，减少了额外的读写操作，也优化了对VGPR空间占有的问题，同时，通过这条路径使得矩阵乘法器可以针对第三矩阵同一行的所有元素进行并行计算，极大的减少从第一矩阵中获取元素的次数，进而可以降低系统开销。

结合第一方面实施例的一种可能的实施方式，所述矩阵乘法器还包括：与每个所述向量流处理器均连接的逻辑变更寄存器，用于存储读取所述第一矩阵中每个元素的地址，并且在所述K个向量流处理器并行地根据所述逻辑变更寄存器当前的地址从所述本地数据共享单元读取所述第一矩阵中对应的元素后自动更新到下一个元素对应的地址。本申请实施例中，该逻辑变更寄存器可以在向量流处理器根据当前的地址从本地数据共享单元读取第一矩阵中对应的元素后自动更新到下一个元素对应的地址，而无需向量流处理器主动去更新地址，若是采用向量流处理器来主动更新地址的方式，这样在每次获取第一矩阵中的一个元素后，都需要先更新一次地址，无疑是非常浪费时间的，进而提高了效率。