[发明专利]通孔结构的制备方法以及三维存储器的制备方法在审
| 申请号： | 201911296397.2 | 申请日： | 2019-12-16 |
| 公开（公告）号： | CN110707009A | 公开（公告）日： | 2020-01-17 |
| 发明（设计）人： | 霍宗亮;姚兰;杨号号;高晶;周文斌 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/311 | 分类号： | H01L21/311;H01L27/115 |
| 代理公司： | 11270 北京派特恩知识产权代理有限公司 | 代理人： | 高洁;张颖玲 |
| 地址： | 430074 湖北省武*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 通孔 堆叠层 刻蚀 填充 刻蚀阻挡层 制备 外延生长层 通孔结构 刻蚀选择比 三维存储器 基底结构 氧化层 去除 连通 阻挡 覆盖 | ||
1.一种通孔结构的制备方法，其特征在于，所述方法包括：
提供基底结构，所述基底结构包括第一堆叠层；
刻蚀所述第一堆叠层，形成第一通孔；
在所述第一通孔底部形成外延生长层；
在所述第一通孔内形成刻蚀阻挡层，所述刻蚀阻挡层至少覆盖所述外延生长层的表面；
在所述第一通孔内形成填充结构；
在所述第一堆叠层上形成第二堆叠层；
刻蚀所述第二堆叠层，形成连通所述第一通孔的第二通孔；
刻蚀以去除所述第一通孔内的所述填充结构；
其中，所述刻蚀阻挡层的材料与以下任意之一的材料之间的刻蚀选择比满足刻蚀阻挡要求：所述第二堆叠层、所述填充结构、所述填充结构的氧化层。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层的材料包括金属化合物。
3.根据权利要求2所述的方法，其特征在于，所述刻蚀阻挡层的材料包括TiN。
4.根据权利要求1所述的方法，其特征在于，所述在所述第一通孔内形成刻蚀阻挡层，包括：
在所述第一通孔内形成覆盖所述外延生长层的表面以及所述第一通孔的侧壁的刻蚀阻挡层。
5.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层采用原子层沉积工艺形成。
6.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层的厚度范围为5-60nm。
7.根据权利要求1所述的方法，其特征在于，在刻蚀以去除所述第一通孔内的所述填充结构后，所述方法还包括：去除所述刻蚀阻挡层。
8.根据权利要求1所述的方法，其特征在于，所述刻蚀所述第二堆叠层采用干法刻蚀工艺执行；所述刻蚀阻挡层的材料与所述第二堆叠层的材料之间在所述干法刻蚀工艺中的刻蚀选择比满足刻蚀阻挡要求。
9.根据权利要求1所述的方法，其特征在于，所述刻蚀以去除所述第一通孔内的所述填充结构采用湿法刻蚀工艺执行；所述刻蚀阻挡层的材料与所述填充结构的材料及所述填充结构的氧化层的材料之间在所述湿法刻蚀工艺中的刻蚀选择比满足刻蚀阻挡要求。
10.一种三维存储器的制备方法，其特征在于，所述方法包括权利要求1至9中任意一项所述方法中的步骤；其中，
所述第一通孔与第二通孔共同构成所述三维存储器的沟道通孔。
11.根据权利要求10所述的方法，其特征在于，所述第二堆叠层的材料包括氧化硅和氮化硅，所述填充结构的材料包括多晶硅，所述填充结构的氧化层的材料包括氧化硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911296397.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体晶片的加工方法
- 下一篇：半导体结构及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
