[发明专利]一种可调增益的高速高精度比较器电路

权利要求书

1.一种可调增益的高速高精度比较器电路，其特征在于：包括前置预放大器(101)、两级再放大器(102)、Latch锁存器(103)、FUSE电路(104)、偏置电路(105)和时钟电路(106)，其中：

前置预放大器(101)，将前一级采样/保持电路输出的差分模拟微小信号识别并放大，得到初次放大的模拟电压信号，输出至两级再放大器(102)；

两级再放大器(102)，采用两级放大器结构，将前置预放大器(101)输出的模拟电压信号再次放大至较大幅值，输出至Latch锁存器(103)输入端；

Latch锁存器(103)，在时钟电路输出信号SCLK控制下，将接收的模拟电压信号转换成“0”、“1”数字电平，作为后续DSP处理的关键输入信号；

FUSE电路(104)，烧录FUSE码后，调节偏置电路(105)输出电流I₁、I₂、I₃和时钟电路(106)输出时钟SCLK；所述FUSE码根据Latch锁存器输出端和时钟电路输出端信号确定；

偏置电路(105)，在FUSE电路(104)的FUSE码控制下，产生三条偏置电流I₁、I₂、I₃，分别提供给前置预放大器(101)和两级再放大器(102)；

时钟电路(106)，在FUSE电路(104)的FUSE码控制下，产生控制偏置电路(105)和Latch锁存器(103)的信号；

偏置电路包括偏置电流产生模块K1、CMOS开关模块K2、反相器模块K3以及启动电路K4；

反相器模块K3包括三组反相器INV₁、INV₂、INV₃，CMOS开关模块K2包括NMOS管M4、M5、M6、M7、M8、M9、M10、M11、M12、M15、M16和M17，偏置电流产生模块K1包括PMOS管M18、M19、M20、M21、M22和M23，NMOS管M13、M14、M24、M25、M26、M27、M28、M29、M30、M31、M32、M33和M34；

信号SW0、SW1、SW2为FUSE电路输出给偏置电路的信号；信号SW0通过反相器INV₁变为其反相信号SN0，信号SW1通过反相器INV₂变为其反相信号SN1，信号SW2通过反相器INV₃变为其反相信号SN2；信号SW0连接NMOS管M4的栅极，NMOS管M4的源极与NMOS管M6的栅极相连，信号SN0连接NMOS管M5的栅极，M5的源极接地，M5的漏极接NMOS管M6的栅极，M6的源极接NMOS管M17的漏极，M17的源极电流记为I_b1；信号SW1连接NMOS管M7的栅极，M7的源极与NMOS管M9的栅极相连，信号SN1连接NMOS管M8的栅极，M8的源极接地，漏极接M9的栅极；M9管的源极接NMOS管M16的漏极，M16的源极电流记为I_b2；信号SW2连接NMOS管M10的栅极，M10的源极与NMOS管M12的栅极相连，信号SN2连接NMOS管M11的栅极，M11的源极接地，漏极接M12的栅极；M12的源极接NMOS管M15的漏极，M15的源极电流记为I_b3；NMOS管M14漏极连接M13源极，M14源极电流记为I_b4；

M4、M7和M10的漏极均连接至启动电路的第一偏置电压输出端，M13的栅极连接至启动电路的第一偏置电压输出端；M14、M15、M16和M17的栅极均连接至启动电路的第二偏置电压输出端，M14、M15、M16和M17的源极均接地；M6、M9、M12和M13的漏极连接在一起；

PMOS管M19的漏极与M13的漏极连接，M19的栅极、M21的栅极和M23的栅极连接后再与M13的漏极连接，PMOS管M18的漏极与M19的源极连接，M18的栅极、M20的栅极和M22的栅极相连后再与M19的源极连接，M18的源极、M20的源极和M22的源极均接电源；M20的漏极与M21的源极连接，M22的漏极与M23的源极连接；M24、M25、M26、M27、M29、M31、M33的栅极相连，M26的漏极连接M25的源极，M25的漏极接M24的源级，M24的漏极接M21的漏极，M21的漏极同时与M24的栅极连接；M28的漏极接M27的源级，M28、M30、M32和M34的栅极连接后与M27的漏极相连，M27的漏极与M23的漏极连接；M30的漏极接M29的源极，M32的漏极接M31的源极，M34的漏极接M33的源级，M26、M28、M30、M32和M34的源极均接地；M29的漏极作为偏置电路电流I₁的输出端，M31的漏极作为偏置电路电流I₂的输出端，M33的漏极作为偏置电路电流I₃的输出端。