[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底，衬底包括第一区、第二区以及位于第一区和第二区之间的隔离区；在衬底上形成初始栅极结构；在隔离区上形成第一凹槽，第一凹槽垂直于初始栅极结构延伸方向且贯穿初始栅极结构，在第一区上形成第一栅极结构，在第二区上形成第二栅极结构；在第一凹槽内形成表面高于初始栅极结构顶部表面的隔离结构；在第一栅极结构表面和第二栅极结构表面形成与隔离结构材料不同的第一介质层；在第一区第一介质层内形成第一插塞，在第二区第一介质层内形成第二插塞，第一插塞和第二插塞分别与隔离结构相邻，第一插塞与第一栅极结构电连接，第二插塞与第二栅极结构电连接。所述方法形成的半导体结构性能得到了提升。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体制造工业的发展，对器件性能的提高(例如，增大的处理速度，存储容量等)、电池寿命的延长、以及制造成本的降低均相应提出需求。为了满足以上要求，半导体工业不断朝向减小半导体器件尺寸的方向努力，使得现代集成电路可以在单个半导体芯片上包括数万个或者数亿个半导体结构。

通常半导体结构内具有导电线和导电插塞，所述导电线和导电插塞用于和前段制程(FEOL)工艺部件以及后段制程(BEOL)工艺部件形成电连接，从而实现功能。

然而，随着半导体器件尺寸的不断缩小，较小尺寸的导电层和导电插塞的形成工艺难度较大，使得形成的半导体结构的性能的下降。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以提升半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区、第二区和隔离区，所述隔离区位于所述第一区和第二区之间，且所述隔离区分别与所述第一区和第二区相邻；在所述衬底上形成初始栅极结构，所述初始栅极结构横跨所述第一区、第二区和隔离区；在所述隔离区上形成第一凹槽，所述第一凹槽垂直于所述初始栅极结构延伸方向且贯穿所述初始栅极结构，在第一区上形成第一栅极结构，在第二区上形成第二栅极结构；在所述第一凹槽内形成隔离结构，所述隔离结构的表面高于所述初始栅极结构顶部表面；形成隔离结构之后，在所述第一栅极结构表面和第二栅极结构表面形成第一介质层，所述第一介质层的顶部表面低于或齐平于所述隔离结构顶部表面，所述第一介质层的材料与所述隔离结构的材料不同；在所述第一区上第一介质层内形成第一插塞，在所述第二区上第一介质层内形成第二插塞，所述第一插塞和第二插塞分别与所述隔离结构相邻，所述第一插塞与所述第一栅极结构电连接，所述第二插塞与所述第二栅极结构电连接。

可选的，所述隔离结构的形成方法包括：在所述初始栅极结构表面形成图形化结构，所述图形化结构暴露出部分所述隔离区上的初始栅极结构表面；以所述图形化结构为掩膜刻蚀所述初始栅极结构，直至暴露出所述衬底隔离区表面，在所述隔离区上形成第一凹槽；在所述第一凹槽内和图形化结构表面形成隔离材料层；平坦化所述隔离材料层，直至暴露出所述图形化结构表面，形成所述隔离结构。

可选的，所述隔离结构的材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。

可选的，所述图形化结构包括衬垫层和位于衬垫层上的光刻胶层；所述衬垫层的材料包括有机材料或无机材料；所述有机材料包括含碳的有机物；所述无机材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。

可选的，所述第一介质层的形成方法包括：形成隔离结构之后，去除所述图形化结构；去除所述图形化结构之后，在所述第一栅极结构表面、第二栅极结构表面和隔离结构表面形成介质材料层；平坦化所述介质材料层，直至暴露出所述隔离结构顶部表面，形成所述第一介质层。

可选的，所述第一介质层的材料包括氮化硅、氧化硅、氮氧化硅、氧化铝、氮化铝和氮碳化硅的一种或多种的组合。