[发明专利]垂直半导体装置及其制造方法

说明书

垂直半导体装置及其制造方法。一种制造半导体装置的方法包括以下步骤：通过在基板上方交替地层叠介电层和牺牲层来形成包括下多层层叠物和上多层层叠物的交替层叠物；形成将上多层层叠物划分为虚设层叠物的垂直沟槽；形成从垂直沟槽向下延伸以将下多层层叠物划分为焊盘层叠物和虚设焊盘层叠物的不对称阶梯沟槽，其中，形成不对称阶梯沟槽的步骤包括：形成限定在焊盘层叠物的边缘处的第一阶梯侧壁；以及形成限定在虚设焊盘层叠物的边缘处并占据比第一阶梯侧壁小的面积的第二阶梯侧壁。

技术领域

本公开的示例性实施方式涉及半导体装置以及制造该半导体装置的方法，更具体地，涉及一种包括多层结构的垂直半导体装置以及制造该垂直半导体装置的方法。

背景技术

半导体装置包括能够存储数据的存储器装置。存储器装置可包括存储器串。各个存储器串包括彼此串联联接的存储器单元。

为了改进存储器串的集成度，已提出了三维存储器装置。三维存储器装置的存储器单元三维地布置在基板上方。三维存储器装置包括多层结构。多层结构联接到存储器单元，并且包括布置在不同高度的导电图案。导电图案联接到接触插塞以便独立地向布置在不同高度的导电图案施加电信号。为此，正在开发各种技术。

发明内容

本公开的实施方式涉及一种具有焊盘区域的垂直半导体装置以及制造该垂直半导体装置的方法，在该焊盘区域中，接触插塞可联接到多层结构。

根据本公开的实施方式，一种制造垂直半导体装置的方法包括以下步骤：通过在基板上方交替地层叠介电层和牺牲层来形成包括下多层层叠物和上多层层叠物的交替层叠物；形成将上多层层叠物划分成虚设层叠物的垂直沟槽；形成从垂直沟槽向下延伸以将下多层层叠物划分成焊盘层叠物和虚设焊盘层叠物的不对称阶梯沟槽，其中，形成不对称阶梯沟槽的步骤包括：形成限定在焊盘层叠物的边缘处的第一阶梯侧壁；以及形成限定在虚设焊盘层叠物的边缘处并占据比第一阶梯侧壁小的面积的第二阶梯侧壁。

根据本公开的另一实施方式，一种制造半导体装置的方法包括以下步骤：制备包括单元区域以及从单元区域水平布置的多个焊盘区域的基板；在基板上方形成介电层和牺牲层的交替层叠物；通过蚀刻交替层叠物的上层叠物来在各个焊盘区域中形成具有相同深度的对称阶梯沟槽；将对称阶梯沟槽构图为初始不对称阶梯沟槽；以及通过蚀刻初始不对称阶梯沟槽和交替层叠物的下层叠物来形成形状与初始不对称阶梯沟槽的形状相同的不对称阶梯沟槽。

根据本公开的另一实施方式，一种垂直半导体装置包括：基板；栅极焊盘层叠物和虚设栅极焊盘层叠物，其形成在基板上方并且通过不对称阶梯沟槽划分；第一虚设层叠物，其形成在栅极焊盘层叠物上方；以及第二虚设层叠物，其形成在虚设栅极焊盘层叠物上方，其中，第一虚设层叠物和第二虚设层叠物通过垂直沟槽划分。

附图说明

图1A是示出根据本公开的实施方式的垂直半导体装置的平面图。

图1B是沿着图1A所示的线A-A’截取的横截面图。

图1C是沿着图1A所示的线B-B’截取的横截面图。

图1D是第六区域A6的放大细节图。

图1E是延伸到第六区域A6的单元区域CR的放大细节图。

图2A至图2G是示出根据本公开的实施方式的制造垂直半导体装置的方法的横截面图。

图3A至图3F是示出形成图2B所示的对称阶梯沟槽160S的方法的横截面图。

图4A至图4G是示出形成图2C所示的不对称阶梯沟槽160A的方法的横截面图。

图5A至图5D是示出形成图2D所示的不对称阶梯沟槽160E的方法的横截面图。