[发明专利]一种同步拼接显示方法、装置、解码拼接控制器和介质

说明书

本发明实施例公开了一种同步拼接显示方法、装置、解码拼接控制器和介质，其中方法包括：可编程逻辑器件在解码拼接控制器启动阶段或拼接屏分辨率设置触发阶段，并发为每个解码CPU产生中断信号；各解码CPU接收所述中断信号后，在中断时间内同步使能各自的送显模块，使得全部解码CPU对应的各个输出口的初始相位相同，其中，送显模块用于将视频帧图像通过所述输出口传输到指定的显示器上进行显示。本发明实施例中，通过硬件中断的方式，使得各解码CPU中断内完成对送显模块的同步使能，由此确保所有解码CPU的输出口的初始相位相同，进而确保通过各输出口传输的视频图像能够在拼接屏上同步显示。

技术领域

本发明实施例涉及拼接屏技术领域，尤其涉及一种同步拼接显示方法、装置、解码拼接控制器和介质。

背景技术

随着市场对大尺寸屏幕需求的不断旺盛，产生了一个大拼控显示屏的需求市场。这种市场早期主要是以LCD拼接屏为主，但是随着LED间距的不断缩小，以及LED显示屏独特的显示效果，如无拼缝、高亮等优点，使得市场对LED屏的接受程度越来越高，市场的普及也越来越广。现在类似综合体、会议室以及户外广告，都能看到大型拼接屏的身影。但是不管是LCD还是LED，都遇到了一个新的挑战，就是拼接器不同输出口对应显示器的拼接同步性问题。

目前，现有的拼接器的送显部分采用FPGA(Field Programmable Gate Array)和PCIE(Peripheral Component Interconnect Express，高速串行计算机扩展总线标准)技术，借助同步脉冲，以保证同一视频源在不同输出口送显时的帧同步。然而这种方式存在一定的不足：FPGA和PCIE技术难度大，门槛高。在有解码器的同时，还需要配置FPGA和PCIE器件，成本昂贵。

发明内容

本发明实施例提供一种同步拼接显示方法、装置、解码拼接控制器和介质，以达到通过低成本、技术难度小的方式实现同步拼接的目的。

第一方面，本发明实施例提供了一种同步拼接显示方法，应用于解码拼接控制器，所述解码拼接控制器包括通过网络互联的至少两个解码CPU和可编程逻辑器件，每个解码CPU对应预设数量的输出口，该方法包括：

所述可编程逻辑器件在所述解码拼接控制器启动阶段或拼接屏分辨率设置触发阶段，并发为每个解码CPU产生中断信号；

各所述解码CPU接收所述中断信号后，在中断时间内同步使能各自的送显模块，使得全部解码CPU对应的各个输出口的初始相位相同，其中，所述送显模块用于将视频帧图像通过所述输出口传输到指定的显示器上进行显示。

第二方面，本发明实施例还提供了一种同步拼接显示装置，配置于解码拼接控制器，所述解码拼接控制器包括通过网络互联的至少两个解码CPU和可编程逻辑器件，每个解码CPU对应预设数量的输出口，该装置包括：

中断模块，用于所述可编程逻辑器件在所述解码拼接控制器启动阶段或拼接屏分辨率设置触发阶段，并发为每个解码CPU产生中断信号；

使能模块，用于各所述解码CPU接收所述中断信号后，在中断时间内同步使能各自的送显模块，使得全部解码CPU对应的各个输出口的初始相位相同，其中，所述送显模块用于将视频帧图像通过所述输出口传输到指定的显示器上进行显示。

第三方面，本发明实施例还提供了一种解码拼接控制器，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如本发明任一实施例所述的同步拼接显示方法。

第四方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本发明任一实施例所述的同步拼接显示方法。