[发明专利]用于数据加速处理的系统、板卡和电子设备

权利要求书

1.一种用于数据加速处理的系统，包括：数据交换单元(100)和加速处理单元(200)，其中，

所述数据交换单元(100)配置为与外部主机可通信地连接；

所述加速处理单元(200)配置为与所述数据交换单元(100)可通信地连接，以对来自所述数据交换单元(100)的数据进行处理，其中，所述加速处理单元(200)能够被调度以满足不同处理能力的需要。

2.根据权利要求1所述的系统，其中，所述数据交换单元(100)包括PCIE交换机。

3.根据权利要求2所述的系统，其中

所述数据交换单元(100)包括单个PCIE交换机(P1)，配置为与单个外部主机可通信地连接；

所述加速处理单元(200)包括一个或多个加速卡(MC1，MC2，…MCi，…，MCn)，所述一个或多个加速卡(MC1，MC2，…MCi，…，MCn)与所述单个PCIE交换机(P1)可通信地连接，以对来自所述单个PCIE交换机(P1)的数据进行处理。

4.根据权利要求2所述的系统，其中，

所述数据交换单元(100)包括多个PCIE交换机(P1，P2，…，Pi，…，Pm)，配置为与外部主机可通信地连接；

所述加速处理单元(200)包括多个加速卡(MC1，MC2，…MCi，…，MCn)，所述多个加速卡(MC1，MC2，…MCi，…，MCn)与所述多个PCIE交换机(P1，P2，…，Pi，…，Pm)可通信地连接，以对来自所述多个PCIE交换机(P1，P2，…，Pi，…，Pm)的数据进行处理。

5.根据权利要求4所述的系统，其中，所述多个PCIE交换机(P1，P2，…，Pi，…，Pm)的数量m等于所述多个加速卡(MC1，MC2，…MCi，…，MCn)的数量n，从而每个PCIE交换机均可通信地连接一个加速卡。

6.根据权利要求4所述的系统，所述多个PCIE交换机(P1，P2，…，Pi，…，Pm)的数量m小于所述多个加速卡(MC1，MC2，…MCi，…，MCn)的数量n，从而所述多个PCIE交换机(P1，P2，…，Pi，…，Pm)中的至少一个与至少两个加速卡(MC1，MC2，…MCi，…，MCn)可通信地连接。

7.根据权利要求4-6中任意一项所述的系统，其中，所述多个PCIE交换机(P1，P2，…，Pi，…，Pm)相连接，以使得每个PCIE交换机能够与其他PCIE交换机分享所连接的加速卡。

8.根据权利要求7所述的系统，其中，所述多个PCIE交换机以级联的方式相连接。

9.根据权利要求7所述的系统，其中，所述多个PCIE交换机以两两相连的方式来连接。

10.根据权利要求7所述的系统，其中，所述多个PCIE交换机以树形拓扑的方式来连接。

11.根据权利要求7所述的系统，其中，所述多个PCIE交换机以双树形拓扑的方式来连接。

12.根据权利要求7所述的系统，其中，所述多个PCIE交换机以胖树形拓扑的方式来连接。

13.根据权利要求1-12中任意一项所述的系统，进一步包括管理单元(300)，配置为对所述数据交换单元(100)和/或所述加速处理单元(200)进行管理。

14.根据权利要求13所述的系统，其中，所述管理单元(300)为基板管理控制器BMC。

15.根据权利要求13所述的系统，进一步包括接口单元(400)，配置为与所述管理单元(300)连接，以便于所述管理单元(300)对所述数据交换单元(100)和/或所述加速处理单元(200)进行管理。