[发明专利]集成电路系统叠加对准标记、衬底以及形成和确定其的方法

说明书

本申请涉及一种集成电路系统叠加对准标记、衬底以及形成和确定其的方法。一种在集成电路系统的制造中形成叠加对准标记的方法包括在衬底上形成第一系列的周期性水平间隔下部第一特征。第二系列的周期性水平间隔上部第二特征直接形成于所述第一系列的所述下部第一特征上方。所述上部第二特征中的个别者在所述衬底的第一水平区域中直接处于所述下部第一特征中的个别者的至少一部分上方并且覆盖所述至少一部分。所述上部第二特征中的个别者在所述衬底的第二水平区域中不直接处于所述个别下部第一特征的任何部分上方并且不覆盖所述任何部分，所述第二水平区域水平地邻近所述第一水平区域。公开了其它方法和独立于方法的结构。

技术领域

本文所公开的实施例涉及集成电路系统叠加对准标记、包括叠加对准标记的衬底、在集成电路系统的制造中形成叠加对准标记的方法以及在集成电路系统的制造中确定叠加对准的方法。

背景技术

集成电路系统通常以一系列图案化步骤制造，其中所述步骤中的一些单独步骤将材料的图案放置在衬底(如半导体晶圆)上方。由此，由各种材料制成的电路系统的电子组件(晶体管、电容器、导电通孔、二极管等)沉积到层中的衬底上并且一次在单独的层或多个层中图案化。对相对于一或多个底层的一或多个层一次进行单独的图案化需要相对于彼此正确地对准。

叠加控制是定义对相对于彼此在高度上不同的层的此图案到图案对准的控制所使用的常见术语。相对于下层的一或多个上层的充分程度的不对准可能导致构造失败或无效地完成，这会影响制造商的产率和利润率。叠加对准标记(例如，盒中盒构造)可以用于将较高层级的特征相对于较低层级的特征的对准进行比较。

发明内容

一方面，提供了一种在集成电路系统的制造中形成叠加对准标记的方法。所述方法包括：在衬底上形成第一系列的周期性水平间隔开的下部第一特征；以及直接在所述第一系列的所述下部第一特征上方形成第二系列的周期性水平间隔开的上部第二特征，所述上部第二特征中的单独上部第二特征在所述衬底的第一水平区域中直接处于所述下部第一特征中的单独下部第一特征的至少一部分上方并且覆盖所述至少一部分，所述上部第二特征中的单独上部第二特征在所述衬底的第二水平区域中不直接处于所述单独下部第一特征的任何部分上方并且不覆盖所述任何部分，所述第二水平区域水平地邻近所述第一水平区域。

另一方面，提供了一种在集成电路系统的制造中确定叠加对准的方法。所述方法包括：在衬底上形成第一系列的周期性水平间隔开的下部第一特征；以及直接在所述第一系列的所述下部第一特征上方形成第二系列的周期性水平间隔开的上部第二特征，所述上部第二特征中的单独上部第二特征在所述衬底的第一水平区域中直接处于所述下部第一特征中的单独下部第一特征的至少一部分上方并且覆盖所述至少一部分，所述上部第二特征中的单独上部第二特征在所述衬底的第二水平区域中不直接处于所述单独下部第一特征的任何部分上方并且不覆盖所述任何部分，所述第二水平区域水平地邻近所述第一水平区域；以及将所述第一水平区域中的未覆盖的下部第一特征与水平邻近的第二水平区域中的覆盖的上部第二特征相对于彼此的水平对准进行比较，以确定所述上部第二特征相对于所述下部第一特征的叠加对准。

在仍另一方面，提供了一种集成电路系统叠加对准标记。所述集成电路系统叠加对准标记包括：第一系列的周期性水平间隔开的下部第一特征，所述第一系列的周期性水平间隔开的下部第一特征处于衬底上；以及第二系列的周期性水平间隔开的上部第二特征，所述第二系列的周期性水平间隔开的上部第二特征直接处于所述第一系列的所述下部第一特征上方，所述上部第二特征中的单独上部第二特征在所述衬底的第一水平区域中直接处于所述下部第一特征中的单独下部第一特征的至少一部分上方并且覆盖所述至少一部分，所述上部第二特征中的单独上部第二特征在所述衬底的第二水平区域中不直接处于所述单独下部第一特征的任何部分上方并且不覆盖所述任何部分，所述第二水平区域水平地邻近所述第一水平区域。

在又另一方面，提供了一种集成电路系统构造，所述集成电路系统构造包括上述叠加对准标记。