[发明专利]一种主机收发接口设计方法

说明书

本发明公开了一种主机接口设计方法，所述主机接口包括时钟信号端、片选信号端、主机输出从机输入信号端以及主机输入从机输出信号端，包括数据发送部分，所述数据发送部分包括如下过程：给定所述时钟信号端的上升边沿作为数据的发送沿，然后将时钟反相再经过时钟门控；本发明可以增强发送数据的健壮度，而且加入可调整的时钟边沿用于接收数据。

技术领域

本发明涉及接口技术领域，更具体的说是涉及一种用于裁判文书的结构化处理方法及处理装置。

背景技术

虽然SPI主机接口设计实现相对简单，在一般外设中传输速率也较快，但是随着芯片性能的提高和接口速率提高的需求，现有SPI主机接口在高频率实现上稍显不足。主要是设计上的数字接口的限制、芯片接口速率限制和板级走线限制，时钟频率无法提升。目前高速数字接口实现的解决方法大多是插入可调整延时模块进行接收数据的延时补偿，并在集成电路综合阶段做平时钟和数据线。

如果需要高速数据传输速度，需要对于芯片的走线和板级走线有很高要求。如果延时过大，还需要使用可调整的延时单元进行调整，整体的调整过程较为复杂，需要多次选定。不仅增大了整个芯片的功耗，而且导致芯片综合和后端的设计复杂度增加

因此，如何提供一种能够解决上述问题的主机收发接口设计方法是本领域技术人员亟需解决的问题。

发明内容

有鉴于此，本发明提供了一种主机收发接口设计方法，可以增强发送数据的健壮度，而且加入可调整的时钟边沿用于接收数据。如果设计支持，则可以支持大延时的数据接收，而只需要保证所有数据线芯片和板级走线共长即可。

为了实现上述目的，本发明采用如下技术方案：

一种主机接口设计方法，所述主机接口包括时钟信号端、片选信号端、主机输出从机输入信号端以及主机输入从机输出信号端，包括数据发送部分，所述数据发送部分包括如下过程：

给定所述时钟信号端的上升边沿作为数据的发送沿，然后将时钟反相再经过时钟门控。

优选的，还包括数据接收部分，在所述机输入从机输出信号端设置一个寄存器，通过所述寄存器配置一个固定的接收数据时钟边沿，做到实现不同延时的数据接收。

优选的，所述时钟信号端的时钟相位可调、极性可调。

优选的，每一个接收时钟调节边沿相差半个始终周期

经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种主机接口设计方法，保证了长路径和高频率下，从机设备接收数据的余量充足；

接收部分相位可调，理论上可以接收长延时的数据；设计简单，软件通过寄存器调整采数边沿，无需延时模块。软件操作简单，可以随时调整采样相位，无需在测试阶段进行调整；同时优化了功耗，减小了不必要的面积。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1附图为本发明提供的主机接口发送时序图；

图2附图为本发明提供的主机接口接收时序图；

图3附图为本发明具有四个可调相位的数据采样时序图。

具体实施方式