[发明专利]加速器时序及快速机器保护一体化系统的背板连接插件有效
| 申请号： | 201911259391.8 | 申请日： | 2019-12-10 |
| 公开（公告）号： | CN111190757B | 公开（公告）日： | 2023-09-01 |
| 发明（设计）人： | 朱鹏;金大鹏;张玉亮;康明涛;何泳成;吴煊;郭凤琴;王林 | 申请（专利权）人： | 散裂中子源科学中心;中国科学院高能物理研究所 |
| 主分类号： | G06F11/07 | 分类号： | G06F11/07;G06F13/38;G06F13/40;G06F1/18 |
| 代理公司： | 广东众达律师事务所 44431 | 代理人： | 张雪华 |
| 地址： | 523000 广东省东莞市松山湖高新技术产业开发区总部*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 加速器 时序 快速 机器 保护 一体化 系统 背板 连接 插件 | ||
1.加速器时序及快速机器保护一体化系统的背板连接插件，其特征在于：所述的一体化系统的主要硬件包括VME机箱、VME控制器、背板连接插件、主逻辑插件和多功能接口插件，所述的VME机箱采用国际标准架构，VME机箱上安装有电源；所述的VME控制器采用VME5500插件；所述的主逻辑插件采用标准6U VME插件尺寸，附有可编程逻辑资源的XilinxFPGA芯片；所述的背板连接插件为VME J2背板连接插件，用于反扣VME背板，其中所述的VMEJ2背板连接插件采用6个96PIN欧式连接器，使得主逻辑插件与多功能接口插件能够通过该插件最多可以80路I/O信号交互；所述的连接器包括主连接器和从连接器；所述主连接器的80路I/O接口分布在A、C、D、Z四排，其中连接在C排的信号，以signal-signal方式排列，连接在A、D、Z三排的信号，以signal-GND-signal方式排列；主连接器的80路I/O接口与主逻辑插件VME J2的80路I/O接口一一对应，通过设置主逻辑插件I/O端口传输方向，使得80路I/O信号能够自由交互；每一个从连接器的16路I/O接口均在连接器的A排，以signal-GND-signal方式排列，每一个从连接器的16路I/O接口以点到点方式与主连接器16路I/O接口建立链路；从连接器16路I/O接口与多功能接口插件VME J2的16路I/O接口一一对应。
2.根据权利要求1所述的加速器时序及快速机器保护一体化系统的背板连接插件，其特征在于：所述的VME J2背板连接插件按照标准VME背板连接器间距依次排列。
3.根据权利要求2所述的加速器时序及快速机器保护一体化系统的背板连接插件，其特征在于：所述的VME J2背板连接插件以标准VME连接器间距800mil排列。
4.根据权利要求1或2所述的加速器时序及快速机器保护一体化系统的背板连接插件，其特征在于：所述的VME J2背板连接插件外形机械尺寸设计值为3730mil*4548mil，便于反扣VME机箱背板。
5.根据权利要求1所述的加速器时序及快速机器保护一体化系统的背板连接插件，其特征在于：所述的VME J2背板连接插件上6个连接器的布局决定了主逻辑插件和多功能接口插件在VME机箱的槽位，即主逻辑插件只能插入VME机箱的第4槽位，多功能接口插件除了第1、4槽位外，均可以插入。
6.根据权利要求1或5所述的加速器时序及快速机器保护一体化系统的背板连接插件，其特征在于：将VME机箱第4槽位连接器定义为主连接器，其余连接器定义为从连接器；即其余五个槽位为从连接器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于散裂中子源科学中心;中国科学院高能物理研究所，未经散裂中子源科学中心;中国科学院高能物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911259391.8/1.html，转载请声明来源钻瓜专利网。
