[发明专利]一种灵敏放大器电路

权利要求书

1.一种灵敏放大器电路，包含主灵敏放大电路、预充电电路、列解码电路和存储电路，其特征在于，

所述主灵敏放大电路包含：

与一供电电源VDD连接的隔离管(Na0)，其是耗尽型MOS管且其栅极端产生钳位电压VDDR，设定一定大小的钳位电压VDDR并利用所述隔离管的栅极端来钳位所述主灵敏放大电路；

互为镜像的一对MOS管，包含第一MOS管(N0)和第二MOS管(N1)，分别与第一列解码电路和第二列解码电路相连；

互为镜像的另一对管，包含第三MOS管(Na1)和第四MOS管(Na2)，所述第三MOS管(Na1)和所述第四MOS管(Na2)为耗尽型MOS管；第四MOS管(Na2)、第二MOS管(N1)、第一MOS管(N0)和第三MOS管(Na1)串联连接，所形成的串联支路与所述隔离管(Na0)之间连接有另一第五MOS管(P2)；其中，第一MOS管(N0)、第二MOS管(N1)、第三MOS管(Na1)、第四MOS管(Na2)、第五MOS管(P2)中任意一个或多个为低击穿电压的MOS管。

2.如权利要求1所述的灵敏放大器电路，其特征在于，

所述钳位电压VDDR基于供电电源VDD并通过电荷泵或低压差线性稳压器产生。

3.如权利要求1或2所述的灵敏放大器电路，其特征在于，

预充电电路分为相互对称的两侧预充电电路，每侧的预充电电路仅包含一个MOS管，两侧的预充电电路的MOS管分别与锁存器的两个输入端直接连接。

4.如权利要求3所述的灵敏放大器电路，其特征在于，

所述隔离管(Na0)为NMOS晶体管；

所述第一MOS管(N0)为第一NMOS晶体管，所述第二MOS管(N1)为第二NMOS晶体管；

所述第三MOS管(Na1)为第三NMOS晶体管，所述第四MOS管(Na2)为第四NMOS晶体管；

所述第五MOS管(P2)为第五PMOS晶体管。

5.如权利要求4所述的灵敏放大器电路，其特征在于，

所述隔离管(Na0)的漏极与所述供电电源连接，所述隔离管(Na0)的源极端与第五PMOS晶体管(P2)的源极端连接；

所述第五MOS管(P2)的漏极端均与所述第三NMOS晶体管(Na1)的漏极端与第四NMOS晶体管(Na2)的漏极端连接。

6.如权利要求5所述的灵敏放大器电路，其特征在于，

所述第三NMOS晶体管(Na1)的漏极端与第四NMOS晶体管(Na2)的漏极端相连；

所述第三NMOS晶体管(Na1)的栅极端与第四NMOS晶体管(Na2)的栅极端相连接；

所述第三NMOS晶体管(Na1)的源极端与第四NMOS晶体管(Na2)的源极端分别与第一NMOS晶体管(N0)的漏极端和所述第二NMOS晶体管(N1)的漏极端连接。

7.如权利要求6所述的灵敏放大器电路，其特征在于，

第一NMOS晶体管(N0)的栅极端和所述第二NMOS晶体管(N1)的栅极端连接；

第一NMOS晶体管(N0)的源极端和所述第二NMOS晶体管(N1)的源极端分别与第一开关(S0)的第一端和第二开关(S1)的第一端连接，所述第一开关(S0)的第二端和所述第二开关(S1)的第二端连接；

所述第一NMOS晶体管(N0)的源极端与所述第一列解码电路连接，所述第二NMOS晶体管(N1)的源极端与所述第二列解码电路连接；

所述第一开关(S0)和所述第二开关(S1)中的一个断开，另外一个闭合。