[发明专利]半导体器件及其制造方法在审
| 申请号: | 201911252200.5 | 申请日: | 2019-12-09 |
| 公开(公告)号: | CN111384240A | 公开(公告)日: | 2020-07-07 |
| 发明(设计)人: | 金承默 | 申请(专利权)人: | 爱思开海力士有限公司 |
| 主分类号: | H01L49/02 | 分类号: | H01L49/02;H01L27/108 |
| 代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 许伟群;周晓雨 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种用于制造半导体器件的方法,所述方法包括:
形成上部结构,其中底电极、电介质层、顶电极和等离子体保护层依次层叠在所述下部结构上;
将所述上部结构暴露于等离子体处理;以及
将被等离子体处理的所述上部结构和所述下部结构暴露于氢钝化工艺。
2.根据权利要求1所述的方法,其中,所述等离子体保护层由相对于所述等离子体处理具有高刻蚀选择性的材料形成。
3.根据权利要求1所述的方法,其中,所述等离子体保护层由相对于所述氢钝化工艺具有高氢扩散率的材料形成。
4.根据权利要求1所述的方法,其中,所述等离子体处理集中在所述等离子体保护层上。
5.根据权利要求1所述的方法,其中,所述等离子体处理包括使用等离子体的刻蚀工艺。
6.根据权利要求1所述的方法,其中,将所述上部结构暴露于所述等离子体处理包括:
在所述上部结构上形成层间电介质层;
通过在所述层间电介质层上执行等离子体刻蚀工艺来形成一个或多个接触孔,使得所述刻蚀工艺在所述等离子体保护层处停止;以及
刻蚀由所述接触孔暴露的所述等离子体保护层以暴露所述顶电极。
7.根据权利要求6所述的方法,其中,通过在所述层间电介质层上执行等离子体刻蚀工艺来形成所述接触孔包括:
执行主刻蚀工艺以垂直地刻蚀所述层间电介质层;以及
执行后刻蚀工艺以去除在所述主刻蚀工艺期间形成的聚合物。
8.根据权利要求1所述的方法,其中,所述等离子体保护层包括未掺杂的多晶硅。
9.根据权利要求1所述的方法,其中,所述支撑件支撑所述底电极。
10.根据权利要求9所述的方法,其中,所述等离子体保护层包括具有工程应力的材料。
11.根据权利要求1所述的方法,其中,所述等离子体保护层包括工程应力的氮化硅。
12.根据权利要求1所述的方法,其中,所述等离子体保护层包括非导电区段,所述非导电区段部分地覆盖所述顶电极,并且所述等离子体处理集中在所述区段上。
13.一种用于制造半导体器件的方法,包括:
形成电容器,其中底电极、电介质层和顶电极依次层叠在下部结构上;
在所述顶电极上形成等离子体保护层,所述等离子体保护层包括多个非导电区段;
在所述等离子体保护层上形成层间电介质层;
通过在所述层间电介质层上执行等离子体刻蚀工艺来形成到达每个所述区段上的接触孔;
部分地刻蚀所述区段以暴露所述接触孔下方的所述顶电极;
形成通过所述接触孔连接到所述顶电极的金属布线;以及
将所述电容器、所述金属布线和所述下部结构暴露于氢钝化工艺。
14.根据权利要求13所述的方法,其中,所述等离子体保护层由相对于所述等离子体刻蚀工艺具有高刻蚀选择性的材料形成。
15.根据权利要求13所述的方法,其中,所述等离子体保护层由相对于所述氢钝化工艺具有高氢扩散率的材料形成。
16.根据权利要求13所述的方法,其中,所述等离子体刻蚀工艺集中在所述非导电区段上。
17.根据权利要求13所述的方法,其中,所述等离子体保护层包括未掺杂的多晶硅。
18.根据权利要求13所述的方法,其中,所述等离子体保护层包括工程应力的氮化硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911252200.5/1.html,转载请声明来源钻瓜专利网。





