[发明专利]不具有单元阵列的集成电路芯片和裸片测试

说明书

本发明公开一种不具有单元阵列的集成电路芯片和裸片测试。集成电路芯片包括：第一穿通电极和第二穿通电极，它们穿通集成电路芯片而形成；传输电路，其适用于响应于选择信号而选择分别通过第一穿通电极和第二穿通电极传输的信号中的一者，并将选择的信号传输至数据线；以及选择信号生成电路，其适用于在测试操作期间通过触发选择信号来生成选择信号。

相关申请的交叉引用

本申请要求于2019年1月3日提交的申请号为10-2019-0000682的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

示例性实施例总体上涉及集成电路芯片和存储器件，并且更具体地，涉及不具有存储器存储(memory storage)的集成电路芯片的晶圆级测试。

背景技术

半导体封装通常是指由塑料、陶瓷、金属、玻璃等制成的外壳，以容纳一个或多个集成电路芯片或半导体器件。封装半导体器件有很多好处。封装为通过引线、焊盘、焊球、引脚、电线等与印刷电路板的外部互连提供了很好的平台。封装还为避免外部环境危害(如机械损坏、化学腐蚀和光害)提供了良好的屏蔽。另外，封装可以提供用于耗散由封装的半导体器件产生的热量的方式。

在半导体晶圆级(wafer level)制造数千个单独的集成电路。然后将集成电路从半导体晶圆切割成单独的裸片。单个集成电路在封装之前经过功能完整性测试。可以在晶圆级执行裸片的测试。

更高的性能和更好的小型化是半导体封装工业的持续追求。三维(3D)封装是指对层叠在彼此顶部并通过穿通硅通孔(TSV)或穿通电极彼此互连的若干个半导体芯片进行封装。可以通过垂直层叠两个或更多个集成电路芯片来实现具有三维(3D)结构的层叠存储器件。垂直层叠的集成电路芯片可以被安装在用于半导体封装的基板上，同时通过穿通硅通孔(TSV)或穿通电极彼此电耦接。

三维(3D)封装比二维(2D)封装提供更高的性能和更好的小型化。二维(2D)结构使用导线或凸块将半导体芯片布置在印刷电路板(PCB)的水平表面上。垂直层叠的半导体芯片在印刷电路板(PCB)上比横向分布的半导体芯片需要更少的占位面积。与在二维封装中相比，在三维(3D)封装中对穿通电极的使用提供了更高的通信带宽和更短的数据路径。由于信号传输是通过由穿通电极形成的垂直输入/输出线和宽的存储器总线来执行的，因此层叠的半导体存储器件可以以更高的速度运行。

与在封装之后执行测试不同，在封装之前对单个半导体器件进行测试将更少形成浪费，因为在封装之后发现有缺陷的芯片就会为时已晚，而不可避免地丢弃整个封装。

发明内容

在一个实施例中，一种集成电路芯片可以包括：第一穿通电极和第二穿通电极，该第一穿通电极和第二穿通电极穿通集成电路芯片而形成；传输电路，其适用于响应于选择信号而选择分别通过第一穿通电极和第二穿通电极传输的信号之中的一者，并且将选择的信号传输至数据线；以及选择信号生成电路，其适用于在测试操作期间通过触发选择信号来生成选择信号。

在一个实施例中，一种集成电路芯片包括：第一数据节点和第二数据节点；第一锁存电路和第二锁存电路，它们适用于储存分别通过第一数据节点和第二数据节点输入的数据；传输电路，其适用于在测试操作期间响应于选择信号而交替地将储存在第一锁存电路和第二锁存电路中的数据传输到第一数据节点。

在一个实施例中，一种存储器件包括：第一集成电路芯片；以及层叠在第一集成电路芯片之上的多个第二集成电路芯片，其中，第一集成电路芯片和第二集成电路芯片通过多个穿通电极来发送/接收数据，所述多个穿通电极穿通第一集成电路芯片和第二集成电路芯片而形成，其中，第一集成电路芯片包括：传输电路，其适用于响应于选择信号而选择通过多个穿通电极之中的第一穿通电极和第二穿通电极传输的数据之中的一者，并且将选择的数据传输至数据线；以及选择信号生成电路，其适用于在测试操作期间通过触发选择信号来生成选择信号。