[发明专利]互连结构及其制备方法

说明书

本发明涉及一种互连结构及其制备方法；包括如下步骤：提供介质层；于介质层内形成互连通孔；于互连通孔的侧壁及底部形成阻挡层；使用氢等离子体对阻挡层表面进行预处理；于阻挡层的表面形成浸润层；于浸润层的表面形成成核层；于互连通孔内形成导电层，以形成互连结构。上述互连结构的制备方法中，在形成浸润层之前先使用氢等离子体对阻挡层表面进行预处理，可以去除阻挡层表面自然形成的氧化层，可以有效促进浸润层及成核层成核，减少成核时间；可以有效避免成核层的剥落；可以有效降低接触电阻，提高产品的良率。

技术领域

本申请涉及半导体器件制造技术领域，特别是涉及一种互连结构及其制备方法。

背景技术

钨(W)具有低的电阻率、抗电子迁移能力强、熔点高等优点，且使用化学气相沉积(CVD)工艺沉积的薄膜具有很好的填洞能力，故钨在集成电路中广泛用于互连结构(Contact或Via)，用于金属互连。

目前钨化学气相沉积工艺主要由六氟化钨(WF₆)与氢气(H₂)或硅烷(SiH₄)反应形成钨薄膜，导致钨薄膜中存在氟(F)的残留，氟的存在一方面会增加电阻，另一方面，在后续处理的过程中，氟会扩散至用于形成互连结构的介质层的界面上进一步腐蚀，使得器件产生漏电、击穿电压(Break Voltage)异常甚至导致器件损坏。现有的一个解决方案为在沉积钨薄膜之前，先沉积阻挡层/粘附层氮化钛层(TiN)，氮化钛层一方面可以阻挡氟对介质层的侵蚀，另一方面也可以防止形成的钨剥落。但氮化钛层表面易氧化形成氧化层，氮化钛层表面氧化层的出现会导致如下问题：第一，抑制钨成核，造成成核速率不一致，容易在形成的互连结构内形成空洞(Void)；第二造成钨薄膜粘附性下降，容易造成钨薄膜剥落，造成产品良率的下降；第三，增加接触电阻，造成电阻电容时间信号的延迟。

发明内容

基于此，有必要针对采用现有技术形成互连结构存在上述问题，提供一种互连结构及其制备方法。

为了实现上述目的，一方面，本发明提供了一种互连结构的制备方法，包括如下步骤：

提供介质层；

于所述介质层内形成互连通孔；

于所述互连通孔的侧壁及底部形成阻挡层；使用氢等离子体对所述阻挡层表面进行预处理；

于所述阻挡层的表面形成浸润层；

于所述浸润层的表面形成成核层；

于所述互连通孔内形成导电层，以形成互连结构。

上述互连结构的制备方法中，在形成浸润层之前先使用氢等离子体对阻挡层表面进行预处理，可以去除阻挡层表面自然形成的氧化层，可以有效促进浸润层及成核层成核，减少成核时间；可以有效避免成核层的剥落；可以有效降低接触电阻，提高产品的良率。

在其中一个实施例中，所述预处理的过程中，产生所述氢等离子体的氢气的流量为500sccm～5000sccm，预处理的时间为10s～60s；预处理的压力为2torr～60torr，预处理的温度为200℃～500℃。

在其中一个实施例中，所述预处理之后还包括如下步骤：对预处理之后的所述阻挡层进行吹扫；对预处理之后的所述阻挡层进行吹扫的时间为1s～5s。

在其中一个实施例中，所述阻挡层的表面形成所述浸润层包括如下步骤：

向所述阻挡层的表面同时提供氢等离子体及还原气体，以对所述阻挡层的表面进行浸润；

向浸润后的所述阻挡层的表面提供反应前驱体，以于所述阻挡层的表面形成所述浸润层。