[发明专利]数字产品的仿真信号查看方法及系统

说明书

本发明公开了一种数字产品的仿真信号查看方法及仿真系统，所述方法包括：对数字产品进行FPGA仿真时，实时读取数字产品的所有外部端口的状态数据并记录，同时，每间隔一段时间读取一次数字产品的全部内部状态数据并记录；仿真完成后，当需要回溯查看数字产品的某个时钟周期的数据时，在记录的仿真数据中，读取此时钟周期前的最后一个时间点存储的数字产品的内部状态数据和所述时间点的外部端口状态数据，并将读取的数据作为FPGA的初始运行状态数据，然后逐个时钟读取数字产品的全部内部状态数据，直到运行到需要查看的时钟周期。采用本发明的技术方案，可以快速的回溯查看任一个时钟周期的全部仿真数据。

技术领域

本发明涉及数字逻辑产品仿真领域，尤其涉及一种数字产品的仿真信号查看方法及系统。

背景技术

在数字逻辑产品的设计过程中，需要采用仿真验证的方式来测试验证设计的正确性，一般来说，这个环节是采用软件仿真器(Simulator)来完成的。

软件仿真器的工作原理是：在仿真器中运行待测设计(RTL代码或者门级网表)和测试向量(HVL代码或者不可综合SystemVerilog程序)，通过待测设计和测试向量的接口信号互动，完成测试向量中定义的验证流程。开发人员可以通过检查任意测试向量的值，查看待测设计任意端口或者内部信号的值，或者多个时钟周期组成的波形，来确认设计是否正确，以及Debug。

然而，受限于软件处理能力，软件仿真器的性能是很有限的。一般来说，验证一个SoC的完整设计，可能运行速度只有几十Hz。因此为了加快速度，设计师倾向于尽快的把设计移植到FPGA中进行验证，这种验证方法一般称为FPGA原型验证(FPGA PrototypingVerification)，FPGA原型验证可以达到几十MHz甚至更高的运行速度，可以实现更快速的验证。但是，FPGA原型验证很难探测到待测设计的信号值，一般的方法只能靠把需要的信号通过布线引到端口上，再连接到逻辑分析仪来触发或显示，这种探测方法称为静态探针，静态探针只能看到非常有限的信号，每次要看新的信号，还需要重新进行FPGA布线，需要漫长的准备时间。并且，这个过程中，由于信号或者环境的变化，可能导致原来发生的错误或者事件，又难以复现了。所以FPGA的可调试性非常差。

考虑到软件仿真器和FPGA原型验证各自具有的明显优劣点，业界倾向于一种解决方案，让仿真验证过程具有软件仿真器的信号全可视性，又有FPGA原型验证的快速。这种方案业界称为硬件仿真器(Emulator)。硬件仿真器具有两个重要特性：

性能：相比软件仿真器，硬件仿真器具有明显的性能优势。一般来说，硬件仿真器具有MHz级别的运行速度。

信号可探测性：相比FPGA原型验证，硬件仿真器具有方便的信号可探测性，可以不需要重新运行或者重新配置，即可看到待测设计的所有内部和端口信号。专业术语称为信号全可视(Full Visibility)。

为了实现硬件仿真器，技术上有几种方案：采用分布式专用处理器阵列，相当于具有超大规模的处理器集群，以并行运行软件仿真器；采用定制FPGA组成阵列，通过附加的信号通道和附加的布线资源，把信号全部存储到外部存储器；采用通用FPGA组成阵列，通过克隆影子资源并存储和转存到外部存储器。或者用FPGA提供的扫描链读出写入能力，把信号读出存储到外部存储器。

专用处理器阵列的优势是信号可探测能力非常强大，但缺点是运行速度很慢，功耗非常大，并且需要投入专用处理器ASIC开发，升级成本非常大。定制FPGA阵列的优势是运行速度快，缺点是需要投入开发定制FPGA，升级成本不菲。通用FPGA阵列的优势是速度快，成本低，缺点是信号可探测能力较弱。

在通用FPGA阵列的方案中，实现信号全可视，一般有两种方法：