[发明专利]一种基于连接器扩展FPGA互联IO的编译系统及方法

说明书

本发明公开了一种基于连接器扩展FPGA互联IO的编译系统及方法，所述系统包括：连接器设置管理模块，用于给用户提供一个设置界面，并给用户用来设置单个FPGA开发板或多个FPGA开发板连接器间连接设置管理功能；时分复用TDM模块，采用同一物理连接的不同时段来传输不同的信号；时分复用TDM插入模块，用于用户插入时分复用TDM模块，针对用户设计，根据用户设置的互联线的数量，以所有互联信号都通过TDM传递的方式，自动生成互联模块；接口分配模块，根据连接器设置管理模块的结果，用于给用户提供自动匹配连接器接口的功能，使用属于各个FPGA的连接器，扩展FPGA之间互联IO的数量，从而突破了FPGA间需要使用板内互联线的限制，可有效解决背景技术中的问题。

技术领域

本发明涉及连接器技术领域，具体为一种基于连接器扩展FPGA互联IO的编译系统及方法。

背景技术

开发板是用来进行嵌入式系统开发的电路板，包括中央处理器、存储器、输入设备、输出设备、数据通路/总线和外部资源接口等一系列硬件组件。开发板一般由嵌入式系统开发者根据开发需求自己订制，也可由用户自行研究设计。开发板是为初学者了解和学习系统的硬件和软件，同时部分开发板也提供的基础集成开发环境和软件源代码和硬件原理图等，常见的开发板有51、ARM、FPGA、DSP开发板

用户对需要部署到多个FPGA的设计，运行编译流程时，需要使用属于各个FPGA的连接器，如果用户不能很好地运行编译流程，将会影响连接器的使用和FPGA的扩展，导致FPGA开发板之间只能使用各自的连接器，无法扩展FPGA之间互联IO的数量，无法突破FPGA开发板之间互连线的限制，不利于开发板的快速开发。

发明内容

为了克服现有技术方案的不足，本发明提供一种基于连接器扩展FPGA互联IO的编译系统及方法，用户可以方便地扩展FPGA互联IO的数量，从而提高芯片设计的容量，加快芯片设计开发流程，能有效的解决背景技术提出的问题。

本发明解决其技术问题所采用的技术方案是：

一种基于连接器扩展FPGA互联IO的编译系统，包括：

连接器设置管理模块，用于给用户提供一个设置界面，并给用户用来设置单个FPGA开发板或多个FPGA开发板连接器间连接设置管理功能；

时分复用TDM模块，采用同一物理连接的不同时段来传输不同的信号，通过将提供给整个信道传输信息的时间划分成若干时隙，并将这些时隙分配给每一个信号源使用；

时分复用TDM插入模块，用于用户插入时分复用TDM模块，针对用户设计，根据用户设置的互联线的数量，以所有互联信号都通过TDM传递的方式，自动生成互联模块；

接口分配模块，用于给用户提供自动匹配连接器接口的功能；

所述连接器设置管理模块中对于使用了时分复用的工程设计，估算可能会使用的时分复用比例的互联信号数量，对于没有使用时分复用传输的工程设计，连接器设置管理模块会获取各个FPGA间需要传递的互联信号的数量，以及当前用户在FPGA之间设置的Cable连接线的数量，并会标明每个Cable连接线对应多少根互联线。

进一步地，所述时分复用TDM插入模块中，用户可以根据设计需求，选择将部分信号通过时分复用传递，部分信号不通过时分复用传递。

进一步地，对于没有使用时分复用TDM的工程设计，互联信号相对于互联线的分配在接口分配模块中完成。

进一步地，所述时分复用TDM插入模块根据连接器设置管理模块估算的时分复用比例的互联信号数量，将对应数量的互联信号数量加入到对应的FPGA工程中。

一种基于连接器扩展FPGA互联IO的编译方法，包括：