[发明专利]一种针对28nm的三路全隔离的三模冗余的抗辐照电路

说明书

本发明实施例提供了一种针对28nm的三路全隔离的三模冗余的抗辐照电路，涉及抗辐照电路技术领域，能够实现单粒子翻转，单粒子多比特翻转加固与面积损耗最小。所述电路包括：本征电路、延时路1和延时路2，本征电路包括组合逻辑，组合逻辑一端输入数据，另一端与寄存器1的一端连接，寄存器1的另一端连接大数据判决器的一端，大数据判决器的另一端输出数据；延时路1包括：deglitch1，deglitch1的一端连接组合逻辑的另一端，deglitch1的另一端连接寄存器2的一端，寄存器2的另一端连接大数据判决器的一端；延时路2包括：deglitch2，所述deglitch2的一端连接组合逻辑的另一端，deglitch2的另一端连接寄存器3，寄存器3的另一端连接大数据判决器的一端。

技术领域

本发明涉及抗辐照电路技术领域，尤其涉及一种针对28nm的三路全隔离的三模冗余的抗辐照电路。

背景技术

一般来说，对集成电路设计SEU(单粒子翻转)加固的方法可以分为两类：一种是建立DICE(DICE，dual interlocked cell，即双立互锁单元)库，一种是TMR(TMR，triple-modular redundancy，即三模冗余)的方法。

TMR主要采用软件方法，将输入网表变成三份，从而达到抗辐照的目的，其优点是自动化程度高，开发周期短，缺点是抗辐照性能不如建立抗辐照单元库。然而在28nm工艺节点上，我们不仅需要考虑SEU，还要考虑MBU(单粒子多比特翻转)，根据经验体硅上MBU的敏感节点对，layout版图设计时需要做2um的隔离，然而2um的隔离针对28nm来说面积增加过大。

现有技术中的一种三模冗余方案，参见图1，寄存器和组合逻辑的电路都复制3份，两两之间增加大数据判决器(简称voter，该电路是一种三输入单输出单元。输出Z，三个输入为A,B,Z。A，B，C三个输入中任意两个为高时Z输出高电平，反之Z输出低电平，模块功能函数为Z＝AB+AC+BC)。

当第一份的组合逻辑上出现粒子翻转，导致第一份的寄存器采到错误的数据传给voter(大数据判决器)一端，第二份第三份的寄存器仍能采到正确的数据，所以大数据判决器输出正确的值；当第二份的组合逻辑上出现粒子翻转，导致第二份的寄存器采到错误的数据传给voter(大数据判决器)一端，第一份第三份的寄存器仍能采到正确的数据，所以大数据判决器输出正确的值；当第三份的组合逻辑上出现粒子翻转，导致第三份的寄存器采到错误的数据传给voter(大数据判决器)一端，第一份第二份的寄存器仍能采到正确的数据，所以大数据判决器输出正确的值；

所以使用三份完全一样的电路，输入相同，三份输出连接到数据判决器，当三份电路中的任意一份电路受到粒子轰击产生错误时，另外两份的输出依然能保持正确，那么经过数据判决器(如果2个输入相同，那么输出就是该值)的输出结果就保持不变。

现有技术中的三模冗余技术是所有的敏感节点对在物理上做2um的隔离，而这2um之间是不放任何功能单元的，所以这个对于180nm，300nm还能接受，但是对于28nm很浪费面积，不可取。

如何改进传统的三模冗余电路结构而使得面积增加不多，实现单粒子翻转，单粒子多比特翻转加固与面积损耗最小的完美结合，是目前亟待解决的问题。

发明内容

为解决上述技术问题，本发明提出了一种针对28nm的三路全隔离的三模冗余的抗辐照电路，实现单粒子翻转，单粒子多比特翻转加固与面积损耗最小。

一种针对28nm的三路全隔离的三模冗余的抗辐照电路，包括：本征电路、延时路1和延时路2，所述本征电路包括组合逻辑，所述组合逻辑一端输入数据，另一端与寄存器1的一端连接，所述寄存器1的另一端连接大数据判决器的一端，所述大数据判决器的另一端输出数据；