[发明专利]用于直写式光刻系统中的PCIe DMA数据传输系统及其传输方法

权利要求书

1.用于直写式光刻系统中的PCIe DMA数据传输系统，其特征在于：包括上位机、PCIe硬核、引擎控制模块、寄存器读写模块、C2H异步缓冲模块、H2C异步缓冲模块和用户接口模块；所述上位机和PCIe硬核交互式连接；所述PCIe硬核和引擎控制模块交互式连接；

所述引擎控制模块包括寄存器模块、中断模块、SGDMA引擎、SGDMA读缓冲池和SGDMA写缓冲池；所述寄存器模块和SGDMA引擎交互式连接，SGDMA引擎的输出端接中断模块的输入端；所述SGDMA引擎包括H2C引擎和C2H引擎；所述H2C引擎的输出端接SGDMA读缓冲池的输入端；所述C2H引擎的输入端接SGDMA写缓冲池的输出端；

所述用户接口模块包括USER寄存器、TX数据发送接口、RX数据接收接口、动态同步存储器DDR4和曝光处理模块；所述寄存器模块分别与寄存器读写控制模块、用户寄存器交互式连接；所述SGDMA读缓冲池的输出端接H2C异步缓冲模块的输入端，H2C异步缓冲模块的输出端接RX数据接收接口的输入端；SGDMA写缓冲池的输入端接C2H异步缓冲模块的输出端，C2H异步缓冲模块的输入端接TX数据发送接口的输出端。

2.根据权利要求1所述的用于直写式光刻系统中的PCIe DMA数据传输系统，其特征在于：所述SGDMA引擎控制模块通过PCIe总线传输数据。

3.根据权利要求1所述的用于直写式光刻系统中的PCIe DMA数据传输系统的传输方法，其特征在于：该方法包括以下步骤：

（1）上位机向SGDMA引擎控制模块发送控制指令，SGDMA引擎控制模块接收到上位机发送的控制指令后，在SGDMA引擎中进行解析；

（2）设数据从上位机发往FPGA部件的传输过程为H2C，数据从FPGA部件发往上位机的传输过程为C2H；其中，H2C为DMA的读操作，C2H为DMA的写操作；

当解析为H2C指令时，SGDMA引擎控制模块先获取描述符请求，再获取描述符，描述符组成分散收集链表形式发送到SGDMA引擎控制模块；当SGDMA引擎控制模块获取到最后一个描述符时，停止获取；当SGDMA引擎控制模块接到描述符时，SGDMA引擎控制模块根据第一个可用描述符向上位机源地址发送读请求，然后上位机发送带数据的完成包，启动H2C引擎，通过PCIe Gen3x8总线被SGDMA引擎接收，并缓存至SGDMA读缓冲池中，再流向H2C异步缓冲模块中，最终流向动态同步存储器DDR4中待曝光处理，传输结束时，中断模块发出中断，通知上位机，此次DMA传输结束；

当解析为C2H指令时，SGDMA引擎控制模块先获取描述符请求，再获取描述符，当达到指令中的传输长度时，不再获取描述符；在获取描述符的同时，SGDMA引擎控制模块根据描述符内容从FPGA部件的数据源地址取数据发往上位机，当达到指令中的传输长度时，不再取数据；若发送结束，由中断模块产生中断，告知上位机，此次DMA传输结束；

（3）寄存器读写模块，通过读取不同寄存器的值，监测当前SGDMA引擎控制模块与用户接口模块之间的状态；通过写入不同寄存器值，控制SGDMA引擎控制模块与用户接口模块之间的状态。

4.根据权利要求3 所述的用于直写式光刻系统中的PCIe DMA数据传输系统的传输方法，其特征在于：所述控制指令包括启动C2H的引擎传输，传输长度和接收的缓冲区位置。