[发明专利]一种计数电路及其迟滞电压产生方法

权利要求书

1.一种计数电路，其特征在于，所述计数电路包括：

计数单元，用于根据一对状态相反的逻辑控制信号控制相应开关的打开或闭合，以基于第一电流和第二电流对相应并联电容进行充电或放电，从而产生一输出电压；并在开关切换瞬间，基于并联电容电荷守恒产生相应迟滞电压；

逻辑输出单元，电连接于所述计数单元，用于将所述输出电压分别与第一参考电压和第二参考电压进行比较，通过对比较结果进行处理产生一对状态相反的逻辑控制信号，并在所述输出电压大于等于所述第一参考电压时产生计数信号。

2.根据权利要求1所述的计数电路，其特征在于，所述计数单元包括：

电流提供模块，用于对第一电流源提供的电流及第二电流源提供的电流分别进行电流镜像，以产生第一电流和第二电流；

计数模块，电连接于所述电流提供模块，用于根据一对状态相反的逻辑控制信号控制相应开关的打开或闭合，以基于所述第一电流和所述第二电流对相应并联电容进行充电或放电，从而产生一输出电压；并在开关切换瞬间，基于并联电容电荷守恒产生相应迟滞电压。

3.根据权利要求2所述的计数电路，其特征在于，所述电流提供模块包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电流源及第二电流源，其中，所述第一PMOS管的源极端接入电源电压，所述第一PMOS管的漏极端连接于所述第一PMOS管的栅极端及所述第一电流源的一端，所述第一PMOS管的栅极端连接于所述第二PMOS管的栅极端，所述第一电流源的另一端接地，所述第二PMOS管的源极端接入电源电压，所述第二PMOS管的漏极端连接于所述第一NMOS管的漏极端，同时作为所述电流提供模块的第一输出端，所述第二PMOS管的栅极端连接于所述第三PMOS管的栅极端，所述第一NMOS管的源极端接地，所述第一NMOS管的栅极端连接于所述第二NMOS管的栅极端，所述第三PMOS管的源极端接入电源电压，所述第三PMOS管的漏极端连接于所述第三NMOS管的漏极端，所述第三NMOS管的源极端接地，所述第三NMOS管的栅极端连接于所述第三NMOS管的漏极端及所述第四NMOS管的栅极端，所述第四PMOS管的源极端接入电源电压，所述第四PMOS管的漏极端连接于所述第四NMOS管的漏极端，同时作为所述电流提供模块的第二输出端，所述第四PMOS管的栅极端连接于所述第五PMOS管的栅极端，所述第四NMOS管的源极端接地，所述第五PMOS管的源极端接入电源电压，所述第五PMOS管的漏极端连接于所述第二NMOS管的漏极端，所述第五PMOS管的栅极端连接于所述第六PMOS管的栅极端，所述第二NMOS管的源极端接地，所述第二NMOS管的栅极端连接于所述第二NMOS管的漏极端，所述第六PMOS管的源极端接入电源电压，所述第六PMOS管的漏极端连接于所述第六PMOS管的栅极端及所述第二电流源的一端，所述第二电流源的另一端接地。

4.根据权利要求2所述的计数电路，其特征在于，所述计数模块包括：第一电容、第二电容、第三电容、第一开关及第二开关，其中，所述第一电容的一端连接于所述第一开关的一端，同时连接于所述电流提供模块的第一输出端，所述第一电容的另一端接地，所述第一开关的另一端连接于所述第二电容的一端及所述第二开关的一端，同时作为所述计数模块的输出端，所述第二电容的另一端接地，所述第二开关的另一端连接于所述第三电容的一端，同时连接于所述电流提供模块的第二输出端，所述第三电容的另一端接地。

5.根据权利要求1-4任一项所述的计数电路，其特征在于，所述逻辑输出单元包括：第一比较器、第二比较器、RS触发器及非门，其中，所述第一比较器的正相输入端连接于所述计数单元的输出端，所述第一比较器的反相输入端接入第一参考电压，所述第一比较器的输出端连接于所述RS触发器的第一输入端，同时作为所述逻辑输出单元的计数输出端，所述第二比较器的正相输入端接入第二参考电压，所述第二比较器的反相输入端连接于所述计数单元的输出端，所述第二比较器的输出端连接于所述RS触发器的第二输入端，所述RS触发器的输出端连接于所述非门的输入端，同时作为所述逻辑输出单元的一逻辑控制输出端，所述非门的输出端作为所述逻辑输出单元的另一逻辑控制输出端。