[发明专利]一种具有多个硬件IP核的芯片密钥管理方法

说明书

本发明公开了一种具有多个硬件IP核的芯片密钥管理方法，包括加密过程和解密过程，在加密过程中引入内嵌多端口物理不可克隆函数对硬件IP核中预设的特征矢量进行更新，然后基于更新后的特征矢量构建正交混淆矩阵后对每个硬件IP核分别进行加密，在芯片用户对已授权硬件IP核进行解密时，芯片用户输入芯片厂家提供的芯片的128位二进制秘钥，当输入的128位二进制秘钥与该芯片中已授权的硬件IP核的解密秘钥匹配时才能实现已授权硬件IP核的解锁；优点是可以对芯片内每个硬件IP核独立的进行防护，避免芯片内部各个独立硬件IP核被旁道攻击和芯片探针等方式攻击，灵活性好，且防护性能高。

技术领域

本发明涉及一种芯片密钥管理方法，尤其是涉及一种具有多个硬件IP核的芯片密钥管理方法。

背景技术

近年来，集成电路行业得到了飞速发展，不断更新的集成电路工艺节点使芯片规模越来越大，多方团队协同设计芯片的例子越来越多，与此同时，团队间内部信息泄露带来的硬件威胁也愈加严重。

现有的典型的芯片加密方法通常采用密钥直接匹配的加密方式，其原理是在芯片内使用ROM预存一串长度为16/32/64bit的二进制数据序列，并接收外部的输入密钥，只有当芯片的输入密钥和芯片内部预存的二进制数据序列相等时，芯片内部的硬件IP核才能正常工作，以此实现对硬件IP核的加密。

当前这种密钥直接匹配的加密方法，使用的是显式密钥，需要设计者自主设定芯片密钥，而在多方合作设计中显式密钥意味着有设计者能直接通过密钥来获取各方硬件IP核，不利于多方团队共同利益。另外，显式密钥的存在需要在芯片中设置ROM阵列或寄存器堆作为硬件支持，攻击者能通过芯片探针等方式轻易破获芯片密钥，防护效果较差，而且简单密钥匹配方法主要针对整体芯片的防护，但是内部各个独立硬件IP核容易被旁道攻击和芯片探针等方式攻击，安全性能较低。

发明内容

本发明所要解决的技术问题是提供一种具有多个硬件IP核的芯片密钥管理方法，该方法可以对芯片内每个硬件IP核独立的进行防护，避免芯片内部各个独立硬件IP核被旁道攻击和芯片探针等方式攻击，灵活性好，且防护性能高。

本发明解决上述技术问题所采用的技术方案为：一种具有多个硬件IP核的芯片密钥管理方法，包括加密过程和解密过程，所述的加密过程中对每个硬件IP核分别加密，所述的解密过程中对每个硬件IP核分别解密；

所述的加密过程具体包括以下步骤：

①获取芯片内部硬件IP核的总数量，将其记为N，N为小于等于50的整数，根据硬件IP核设计者设定的各硬件IP核的权重，按照权重从大到小的顺序将这N个硬件IP核进行排序，第1个硬件IP核为权重最大的硬件IP核，第2个硬件IP核为权重第二大的硬件IP核，以此类推，第N个硬件IP核为权重最小的硬件IP核，将第i个硬件IP核的序号记为IPi，i＝1，2，…，N；

②在每个硬件IP核中分别预设一个特征矢量，每个特征矢量分别包括N-1个8位二进制数，将第i个硬件IP核中预设的特征矢量记为K_IPi，K_IPi＝[a_i1 a_i2…a_i(N-2) a_i(N-1)]，其中a_ij为第i个硬件IP核中预设的特征矢量K_IPi中第j个8位二进制数，j＝1，2，…,N-1；

③在芯片中内嵌多端口物理不可克隆函数，多端口物理不可克隆函数用于提供2N个8位二进制数，使用多端口物理不可克隆函数提供2N个8位二进制数，将多端口物理不可克隆函数提供的2N个8位二进制数随机均分为N组8位二进制数，每组8位二进制数分别包括两个8位二进制数，将第i组8位二进制数中的两个8位二进制数分别记为e_i1和e_i2；