[发明专利]一种用于交流容性负载投切的混合断路器拓扑系统

权利要求书

1.一种用于交流容性负载投切的混合断路器拓扑系统，其特征在于，所述系统包括二相交流馈线、混合断路器拓扑结构及用于控制混合断路器拓扑结构完成开断闭合动作的协调控制器，所述混合断路器拓扑结构内设有多个断路器，所述协调控制器连接三相交流馈线，采集并分析处理三相交流馈线的电压幅值和相位信号，所述三相交流馈线连接混合断路器拓扑结构，通过三相交流馈线电压支撑混合断路器拓扑结构的运行；所述协调控制器与混合断路器拓扑结构双向连接，协调控制器利用采集的三相交流馈线电压幅值和相位信号驱动混合断路器拓扑结构内的断路器进行开断闭合的选相动作，并接收混合断路器拓扑结构反馈的断路器开断闭合信号；所述混合断路器拓扑结构包括第一主路、闭合辅助支路、开断辅助支路及分压电容支路，所述第一主路包括主路断路器K、主路负载电容C及接地端GND，所述主路断路器K、主路负载电容C及接地端GND依次连接；所述闭合辅助支路包括用于选相闭合的真空断路器K1、涌流抑制电感L及涌流抑制电阻R，所述真空断路器K1、涌流抑制电感L及涌流抑制电阻R依次连接；所述开断辅助支路包括真空断路器K2，闭合辅助支路与开断辅助支路并联；分压电容支路包括第一分压电容C1及第二分压电容C2，第一分压电容C1连接第二分压电容C2；

第一分压电容C1的一端分别连接真空断路器K1及真空断路器K2的一端，第一分压电容C1的另一端分别连接涌流抑制电阻R及真空断路器K2的另一端，所述主路断路器K一端分别连接涌流抑制电阻R、真空断路器K2及第一分压电容C1的一端，主路断路器K的另一端连接第二分压电容C2；所述主路断路器K为SF6断路器；

所述协调控制器包括信号处理转换单元、供电电源模块、控制中心单元、I/O通道及继电器单元；所述信号处理转换单元一端连接三相交流馈线，另一端双向连接控制中心单元，所述供电电源模块为控制中心单元及信号处理转换单元供电，控制中心单元通过I/O通道双向连接继电器单元，继电器单元连接混合断路器拓扑结构；信号处理转换单元采集并处理三相交流馈线的模拟电压信号及混合断路器拓扑结构的开闭合反馈信号，将开闭合反馈信号的电流型开闭合反馈信号转换为电压型开闭合反馈信号；所述控制中心单元接收信号处理转换单元传输的信号进行分析计算处理，发出控制信号并通过I/O通道传输至继电器单元，促使斥力机构动作，驱动混合断路器拓扑结构内各子断路器相互配合，利用现有开断闭合选相动作技术完成容性负载投切；

所述信号处理转换单元包括：

信号处理模块，用于采集并处理三相交流馈线的模拟电压信号及混合断路器拓扑结构的开闭合反馈信号，将开闭合反馈信号的电流型开闭合反馈信号转换为电压型开闭合反馈信号；

A/D转换模块，将信号处理模块采集处理的模拟电压信号转换为数字电压信号；

FPGA高速信号采集单元，用于高速采集接收A/D转换模块输出的数字电压信号及混合断路器拓扑结构的开闭合反馈信号；

存储器，用于存储FPGA高速信号采集单元传输的数字电压信号及开闭合信号；

所述信号处理模块与A/D转换模块双向连接，A/D转换模块与FPGA高速信号采集单元双向连接，FPGA高速信号采集单元与存储器双向连接；

所述控制中心单元包括ARM处理控制模块及上位机，所述ARM处理控制模块双向连接FPGA高速信号采集单元，分析处理FPGA高速信号采集单元传输的三相交流馈线电压信号及混合断路器拓扑结构传输的开闭合反馈信号，并传输至上位机；所述上位机与ARM处理控制模块双向连接，根据ARM处理控制模块传输的信号，下发开断闭合驱动指令至ARM处理控制模块，ARM处理控制模块通过I/O通道控制继电器单元，并进一步驱动混合断路器拓扑结构完成开断闭合。

2.根据权利要求1所述的用于交流容性负载投切的混合断路器拓扑系统，其特征在于，所述供电电源模块分别连接FPGA高速信号采集单元及ARM处理控制模块。