[发明专利]一种降低三五族半导体器件寄生电容的方法及三五族半导体器件结构

权利要求书

1.一种三五族半导体器件，其特征在于，包括:

衬底，具有源极区及漏极区；

源极，设置于所述衬底且对应于所述源极区；

漏极，设置于所述衬底且对应于所述漏极区；

栅极，设置于所述源极及所述漏极之间；

第一保护层，具有第一凹槽及第二凹槽分别设置在所述源极及所述漏极上，且覆盖部分所述衬底，且于所述栅极及所述源极与所述漏极之间的所述衬底上没有覆盖所述第一保护层；

第二保护层，设置在位于所述漏极的所述第一保护层的侧壁上，且所述侧壁相邻于所述栅极；以及

场板结构，设置于所述第一凹槽及设置于所述第二凹槽内并覆盖位于所述源极及所述漏极上的部分所述第一保护层，且在所述源极上的所述场板结构延伸并覆盖在所述第二保护层上以及覆盖在相邻所述第二保护层的部分所述第一保护层，其中在所述源极区上的所述第一保护层、所述场板结构及所述第一保护层环绕所述栅极，且所述场板结构与所述栅极之间具有空隙。

2.如权利要求1所述的三五族半导体器件，其特征在于，所述第一保护层及第二保护层可以是硅氧化物、硅氮化物或是聚并环丁烯高分子材料。

3.如权利要求1所述的三五族半导体器件，其特征在于，所述第二保护层的厚度等于第一保护层的厚度。

4.如权利要求1所述的三五族半导体器件，其特征在于，所述场板结构与所述栅极之间的所述空隙的介电常数为1。

5.一种三五族半导体器件，其特征在于，包括:

衬底；

栅极，设置在所述衬底上；

第一保护层，覆盖在部份所述衬底的表面及覆盖在所述栅极的侧壁及顶面上；

第一场板，覆盖在所述衬底的所述表面及覆盖在所述栅极的所述侧壁的所述第一保护层，且所述第一场板具有第一凹槽以暴露出在所述栅极上的所述第一保护层；

第二保护层，覆盖在所述第一场板及部分所述第一保护层上并具有第二凹槽设置于所述栅极的所述顶面上，且所述第二凹槽对应于所述第一凹槽以暴露出在所述栅极的所述顶面上的所述第一保护层；

第二场板，覆盖在所述第二保护层且具有第三凹槽同时对应所述第二凹槽及所述第一凹槽以暴露出在所述栅极的所述顶面上的所述第一保护层；

第三保护层，覆盖在所述第二场板上且与所述第二保护层连接并具有第四凹槽设置在所述栅极的所述顶面上，且所述第四凹槽对应于所述第三凹槽、所述第二凹槽及所述第一凹槽以暴露出在所述栅极的所述顶面上的所述第一保护层；及

第三场板，覆盖在部分所述第三保护层上及在所述第二保护层与所述第三保护层连接结构之间，且所述第三场板具有第五凹槽同时对应所述第四凹槽、所述第三凹槽、所述第二凹槽及所述第一凹槽以暴露出在所述栅极的所述顶面上的所述第一保护层，使得对应于所述栅极上由所述第一凹槽、所述第二凹槽、所述第三凹槽、所述第四凹槽及所述第五凹槽形成深沟槽结构。

6.如权利要求5所述的三五族半导体器件，其特征在于，所述第一保护层为硅氮化物层。

7.如权利要求5所述的三五族半导体器件，其特征在于，所述第二保护层为硅氧化物层。

8.一种三五族半导体器件，其特征在于，包括:

衬底，具有源极区及漏极区；

阻障层，设置在所述衬底上且具有第一凹槽；

源极，设置于所述阻障层上且在对应于所述源极区的位置；

漏极，设置于所述阻障层上且在对应于所述漏极区的位置；

保护层，覆盖于所述阻障层的表面、所述源极及所述漏极且具有第二凹槽对应所述第一凹槽，且所述第二凹槽的开口小于所述第一凹槽，使得所述第二凹槽覆盖部分所述第一凹槽并暴露出所述阻障层的部分表面；及

栅极，设置在所述第二凹槽及覆盖在所述第二凹槽及所述第一凹槽所暴露的所述阻障层的部分表面，使得在所述第一凹槽内的栅极与相邻的所述阻障层之间具有空隙。

9.如权利要求8所述的三五族半导体器件，其特征在于，所述保护层为硅氮化物。

10.如权利要求8所述的三五族半导体器件，其特征在于，在所述第一凹槽内的栅极与相邻的所述阻障层之间的所述空隙的介电常数为1。