[发明专利]一种电压电流可配置的伺服控制电路

权利要求书

1.一种电压电流可配置的伺服控制电路，其特征在于，包括：

上位机，用于接收目标控制指令；

FPGA，与所述上位机相连，用于对所述目标控制指令进行解析，生成电流伺服控制信号或电压伺服控制信号；

模拟开关，与所述FPGA相连，用于当所述FPGA的输出信号为所述电流伺服控制信号时，利用所述电流伺服控制信号触发开通所述模拟开关自身的第一输出通道；或当所述FPGA的输出信号为所述电压伺服控制信号时，利用所述电压伺服控制信号触发开通所述模拟开关的第二输出通道；

电流伺服模块，与所述第一输出通道相连，用于根据所述电流伺服控制信号输出电流伺服信号；

电压伺服模块，与所述第二输出通道相连，用于根据所述电压伺服控制信号输出电压伺服信号。

2.根据权利要求1所述的伺服控制电路，其特征在于，还包括：

第一回读电路，与所述电流伺服模块相连，用于将所述电流伺服信号反馈至所述FPGA，以判断所述电流伺服信号是否按照第一预设标准进行输出；

第二回读电路，与所述电压伺服模块相连，用于将所述电压伺服信号反馈至所述FPGA，以判断所述电压伺服信号是否按照第二预设标准进行输出。

3.根据权利要求1所述的伺服控制电路，其特征在于，所述电流伺服模块包括：

与所述第一输出通道相连，用于将所述电流伺服控制信号转换为第一模拟信号的第一DAC；

与所述第一DAC相连，用于将所述第一模拟信号转换为差分电压的差分运放；

与所述差分运放相连，用于将所述差分电压转换为所述电流伺服信号的V/I转换电路。

4.根据权利要求3所述的伺服控制电路，其特征在于，所述V/I转换电路包括：运算放大器、第一电阻、第二电阻和第三电阻；

其中，所述第一电阻的第一端与所述差分运放的输出端相连，所述第一电阻的第二端与所述运算放大器的第二端相连，所述运算放大器的第一端与所述第二电阻的第一端相连，所述第二电阻的第二端接地，所述运算放大器的第四端、第五端和第八端分别连接相应的供电电压，所述运算放大器的第七端与所述第三电阻的第一端相连，所述第三电阻的第二端接地。

5.根据权利要求4所述的伺服控制电路，其特征在于，所述第一回读电路包括：第一差分运算放大器、第二差分运算放大器、共模电压差动放大器、磁珠、第四电阻、第五电阻和第六电阻；

其中，所述磁珠的第一端与所述运算放大器的第六端相连，所述磁珠的第二端与所述第四电阻的第一端和所述第五电阻的第一端相连，所述第四电阻的第二端和所述第五电阻的第二端相连，第一差分运算放大器的第三端用于接收第一基准电压，所述第一差分运算放大器的第四端和第七端用于连接相应的供电电压，所述第一差分运算放大器的第五端接地，所述第一差分运算放大器的第二端与所述第一差分运算放大器的第六端相连，所述第一差分运算放大器的第一端分别与所述第六电阻的第一端和所述第二差分运算放大器的第六端相连，所述第六电阻的第二端与所述第一电阻的第二端相连，所述第二差分运算放大器的第五端与所述第二差分运算放大器的第六端相连，所述第二差分运算放大器的第一端和第三端分别接地，所述第二差分运算放大器的第四端和第七端分别连接相应的供电电压，所述第二差分运算放大器的第二端与所述共模电压差动放大器的第六端相连，所述共模电压差动放大器的第四端和第七端分别连接相应的供电电压，所述共模电压差动放大器的第一端接地，所述共模电压差动放大器的第二端与所述第四电阻的第一端相连，所述共模电压差动放大器的第三端与所述第四电阻的第二端相连。

6.根据权利要求1所述的伺服控制电路，其特征在于，所述电压伺服模块包括：

与所述第二输出通道相连，用于将所述电压伺服控制信号转换为第二模拟信号的第二DAC；

与所述第二DAC相连，用于将所述第二模拟信号转换为所述电压伺服信号的信号调理电路。