[发明专利]半导体结构及其制作方法、电容检测方法

权利要求书

1.一种半导体结构，其特征在于，包括：

半导体衬底；

深掺杂阱，与所述半导体衬底具有不同的掺杂类型，且包裹于所述半导体衬底内，以使所述深掺杂阱在堆叠方向上的两相对侧面分别与所述半导体衬底形成PN结；

环形掺杂部，与所述深掺杂阱具有相同的掺杂类型，且形成于所述半导体衬底内，其中，所述环形掺杂部的第一环形开口与所述深掺杂阱连接，所述环形掺杂部的第二环形开口位于所述半导体衬底的表面；

其中，所述半导体衬底位于所述环形掺杂部所围成的位置处于浮空状态；

栅极绝缘层，设置于所述半导体衬底上；

栅极，设置于所述栅极绝缘层背离所述半导体衬底的一侧，且所述栅极在所述半导体衬底上的正投影位于所述深掺杂阱以外；

介电层，设置于所述半导体衬底上；

第一探针垫，设置于所述介电层背离所述半导体衬底的一侧，且所述第一探针垫在所述半导体衬底上的正投影位于所述深掺杂阱内；

导线，连接于所述第一探针垫与所述栅极之间。

2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：

两异性掺杂部，设置于所述半导体衬底内，与所述半导体衬底的掺杂类型相反，且两所述异性掺杂部在所述半导体衬底上的正投影位于所述栅极在所述半导体衬底正投影的相对两侧；

源/漏层，包括第一源/漏部和第二源/漏部，设置于所述介电层背离半导体衬底的一侧，且所述第一源/漏部通过所述介电层上的过孔与一所述异性掺杂部连接，所述第二源/漏部通过所述介电层上的另一过孔与另一所述异性掺杂部连接。

3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：

第二探针垫，设置于所述介电层背离所述半导体衬底的一侧，所述第二探针垫通过所述介电层上的过孔与所述半导体衬底连接。

4.根据权利要求1所述的半导体结构，其特征在于，所述深掺杂阱的面积大于等于所述第一探针垫的面积。

5.根据权利要求1所述的半导体结构，其特征在于，所半导体衬底的掺杂类型为P型，所述深掺杂阱为N型阱。

6.一种半导体结构制作方法，其特征在于，包括：

提供一半导体衬底；

在所述半导体衬底内形成深掺杂阱，所述深掺杂阱包裹于所述半导体衬底内，以使所述深掺杂阱在堆叠方向上的两相对侧面分别与所述半导体衬底形成PN结，且与所述半导体衬底具有不同的掺杂类型；

在所述半导体衬底内形成环形掺杂部，环形掺杂部与所述深掺杂阱具有相同的掺杂类型，其中，所述环形掺杂部的第一环形开口与所述深掺杂阱连接，所述环形掺杂部的第二环形开口位于所述半导体衬底的表面；

其中，所述半导体衬底位于所述环形掺杂部所围成的位置处于浮空状态；

在所述半导体衬底上形成栅极绝缘层；

在所述栅极绝缘层背离所述半导体衬底的一侧形成栅极，且所述栅极在所述半导体衬底上的正投影位于所述深掺杂阱以外；

在所述半导体衬底上形成介电层；

在所述介电层背离所述半导体衬底的一侧形成第一探针垫，且所述第一探针垫在所述半导体衬底上的正投影位于所述深掺杂阱内；

形成导线，以连接于所述第一探针垫与所述栅极。

7.根据权利要求6所述的半导体结构制作方法，其特征在于，在所述半导体衬底内形成深掺杂阱，包括：

提供一掩膜版，所述掩膜版具有环形镂空区；

利用所述掩膜版对所述半导体衬底进行离子注入，以形成深掺杂阱。

8.根据权利要求7所述的半导体结构制作方法，其特征在于，利用所述掩膜版对所述半导体衬底进行离子注入，还形成所述环形掺杂部，所述环形掺杂部的第一环形开口与所述深掺杂阱连接，所述环形掺杂部的第二环形开口位于所述半导体衬底的表面。