[发明专利]一种SAR ADC

说明书

本申请公开了一种SAR ADC，包括：第一DAC、第二DAC、与第一DAC和第二DAC相连的比较器；用于将比较器的比较结果分别反馈至第一DAC和第二DAC的第一SAR Logic和第二SAR Logic；用于根据clks触发第二SARLogic对比较结果进行转换输出，以及用于根据clksb触发第一SAR Logic对比较结果进行转换输出的触发模块；其中，clks用于触发第一DAC和第二DAC分别进入采样状态和转换状态，clksb用于触发第一DAC和第二DAC分别进入转换状态和采样状态。显然，通过这样的设置方式，就可以在一个时钟周期内进行两次数据转换，由此显著提高SAR ADC的数据转换效率。

技术领域

本发明涉及SAR ADC技术领域，特别涉及一种SAR ADC。

背景技术

SAR ADC(Successive Approximation Register ADC，逐次逼近式模拟数字转换器)因其能够实现较高的数据转换精度，所以，在实际应用中得到了较为广泛的应用。请参见图1，图1为现有技术中SAR ADC的结构图。其中，SAR ADC由一个DAC、一个比较器和一个SAR Logic所组成，SAR ADC的数据转换过程具体为：当采样开关ps为1时，采样开关ps闭合，DAC对输入信号进行采样，当采样开关ps为0时，采样开关ps断开，SAR ADC开始进行数据转换，DAC采样结束后，比较器对DAC输入端的电压进行第一次比较，并将比较结果通过SARLogic反馈至DAC；当DAC接收到SAR Logic所反馈的比较结果时，DAC的输出电压会发生变化，此时，比较器会进行第二次比较。以此类推，直到DAC所有输出位上的数值转换完毕时，SAR ADC才完成一次完整的数据转换。显然，在现有技术当中，当SAR ADC进行采样时，SARADC就无法进行数据转换，当SAR ADC进行转换时，SAR ADC就无法进行采样，显然，通过此种设置结构的SAR ADC只能在一个时钟周期内进行一次数据转换，这样就会大大降低SAR ADC的数据转换速度。目前，针对这一技术问题，还没有较为有效的解决办法。

由此可见，如何进一步提高SAR ADC的数据转换速度，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种SAR ADC，以进一步提高SARADC的数据转换速度。其具体方案如下：

一种SAR ADC，包括：

用于接收采样信号的第一DAC和第二DAC；

用于接收所述第一DAC输出的第一输出信号、所述第二DAC输出的第二输出信号，并将所述第一输出信号或所述第二输出信号与基准信号进行比较，得到比较结果的比较器；

用于将所述比较结果反馈至所述第一DAC的第一SAR Logic；

用于将所述比较结果反馈至所述第二DAC的第二SAR Logic；

用于根据clks触发所述第二SAR Logic对所述比较结果进行转换输出，以及用于根据clksb触发所述第一SAR Logic对所述比较结果进行转换输出的触发模块；其中，所述clks用于触发所述第一DAC和第二DAC分别进入采样状态和转换状态，所述clksb用于触发所述第一DAC和所述第二DAC分别进入所述转换状态和所述采样状态。

优选的，所述第一DAC和所述第二DAC的结构相同。

优选的，所述第一DAC或所述第二DAC具体为电容式DAC。

优选的，所述比较器包括预放大器与锁存器；

其中，所述预放大器的第一输出端和第二输出端分别与所述锁存器的第一输入端和第二输入端相连；