[发明专利]半导体器件及其制造方法

说明书

一种半导体器件包括：逻辑电路，包括设置在衬底上方的晶体管；多层，每个层包括分别设置在逻辑电路上方的金属布线层和层间介电层；以及存储器阵列。金属布线的多层以更靠近衬底的顺序包括第一层、第二层、第三层和第四层，并且存储器阵列包括设置在第三层中的下部多层。本发明的实施例还涉及半导体器件的制造方法。

技术领域

本发明的实施例涉及半导体器件及其制造方法。

背景技术

已经研究并期望包括存储器单元的逻辑半导体器件。具体地，需要将存储器单元集成在金属布线层中。

发明内容

本发明的实施例提供了一种半导体器件，包括：逻辑电路，包括设置在衬底上方的晶体管；多层，每个层包括分别设置在所述逻辑电路上方的金属布线层和层间介电层；以及存储器阵列，其中：金属布线的所述多层以更靠近所述衬底的顺序包括第一层、第二层、第三层和第四层，并且所述存储器阵列包括设置在所述第三层中的下部多层。

本发明的另一实施例提供了一种半导体器件，包括：逻辑电路，包括设置在衬底上方的晶体管；多层，每个层包括分别设置在所述逻辑电路上方的金属布线层和层间介电层；以及存储器阵列，设置在所述多层中的至少一个层中，其中：用于所述存储器阵列的外围电路设置在所述存储器阵列下方。

本发明的又一实施例提供了一种制造半导体器件的方法，包括：在衬底上方形成包括晶体管的逻辑电路；在所述晶体管上方形成第一布线层和第二布线层，所述第一布线层和所述第二布线层中的每个包括金属布线和层间介电层；在所述第二布线层上方形成第一存储器阵列层；形成第三布线层；在所述第一存储器阵列层上方形成第二存储器阵列层；以及形成第四布线层，其中，所述第一存储器阵列层设置在与所述第三布线层相同的层处，并且所述第二存储器阵列层设置在与所述第四布线层相同的层处。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了根据本发明的实施例的包括逻辑电路和存储器单元的半导体集成电路(IC)的截面图。

图1B示出了根据本发明的实施例的包括逻辑电路和存储器单元的半导体集成电路(IC)的平面图(布局)。

图2示出了根据本发明的实施例的半导体IC的顺序制造操作的各个阶段之一的截面图。

图3示出了根据本发明的实施例的半导体IC的顺序制造操作的各个阶段之一的截面图。

图4示出了根据本发明的实施例的半导体IC的顺序制造操作的各个阶段之一的截面图。

图5示出了根据本发明的实施例的半导体IC的顺序制造操作的各个阶段之一的截面图。

图6示出了根据本发明的实施例的半导体IC的顺序制造操作的各个阶段之一的截面图。

图7示出了根据本发明的实施例的半导体IC的顺序制造操作的各个阶段之一的截面图。

图8示出了根据本发明的实施例的半导体IC的顺序制造操作的各个阶段之一的截面图。

图9示出了根据本发明的实施例的半导体IC的顺序制造操作的各个阶段之一的截面图。

图10示出了根据本发明的实施例的半导体IC的顺序制造操作的各个阶段之一的截面图。

图11示出了根据本发明的实施例的半导体IC的存储器单元部分的顺序制造操作的各个阶段之一的立体图。

图12示出了根据本发明的实施例的半导体IC的存储器单元部分的顺序制造操作的各个阶段之一的立体图。