[发明专利]自对准堆叠GE/SI CMOS晶体管结构

权利要求书

1.一种集成电路结构，包括：

衬底；

自对准异质材料的堆叠沟道，所述自对准异质材料的堆叠沟道包括：

在所述衬底上方的NMOS沟道材料；以及

在所述NMOS沟道材料上方堆叠并与所述NMOS沟道材料自对准的PMOS沟道材料；以及

异质栅极堆叠，所述异质栅极堆叠与所述NMOS沟道材料和所述PMOS沟道材料两者都接触。

2.如权利要求1所述的集成电路结构，其中所述NMOS沟道材料包括硅（Si）。

3.如权利要求1或2所述的集成电路结构，其中所述PMOS沟道材料包括PMOS非硅III-V族材料。

4.如权利要求3所述的集成电路结构，其中所述PMOS非硅IV族材料包括锗（Ge）。

5.如权利要求1或2所述的集成电路结构，其中所述NMOS沟道材料和所述PMOS沟道材料具有不同的高度。

6.如权利要求1或2所述的集成电路结构，其中所述NMOS沟道材料和所述PMOS沟道材料两者都具有约30-100 nm的高度。

7.如权利要求1或2所述的集成电路结构，还包括介于所述NMOS沟道材料和所述PMOS沟道材料之间的接合层。

8.如权利要求7所述的集成电路结构，其中所述接合层包括二氧化硅（SiO₂）、氮化碳硅（SiCN）或氮化硅（SiN）。

9.如权利要求7所述的集成电路结构，其中所述接合层具有约5-50 nm的高度。

10.如权利要求7所述的集成电路结构，其中所述NMOS沟道材料、所述PMOS沟道材料和所述接合层的宽度约4-15 nm。

11.如权利要求1或2所述的集成电路结构，其中所述异质栅极堆叠跨越所述堆叠沟道，使得所述异质栅极堆叠与所述NMOS沟道材料的至少两侧以及顶部PMOS沟道材料的至少三侧接触。

12.如权利要求1或2所述的集成电路结构，其中所述异质栅极堆叠包括在所述NMOS沟道材料的至少两侧上的NMOS栅极堆叠以及在所述NMOS栅极堆叠上方并在所述PMOS沟道材料的至少两侧上的PMOS栅极堆叠。

13.如权利要求1或2所述的集成电路结构，其中使用包括finFET、多栅极、垂直圆栅极和纳米线/纳米带的非平面晶体管几何结构中的一个或多个来形成所述PMOS沟道材料和所述NMOS沟道材料。

14.一种堆叠CMOS晶体管结构，包括：

自对准异质材料的堆叠沟道，所述自对准异质材料的堆叠沟道包括：

衬底上方的NMOS沟道材料；以及

在所述NMOS沟道材料上方堆叠的PMOS沟道材料；

异质栅极堆叠，所述异质栅极堆叠与所述NMOS沟道材料和所述PMOS沟道材料两者都接触，所述异质栅极堆叠包括：

在所述NMOS沟道材料的至少两侧上的NMOS栅极堆叠；以及

在所述PMOS沟道材料的至少两侧上的PMOS栅极堆叠；

NMOS源极和漏极区域，所述NMOS源极和漏极区域在所述衬底上方在所述NMOS栅极堆叠的相对侧上；以及

PMOS源极和漏极区域，所述PMOS源极和漏极区域在所述NMOS栅极堆叠与所述NMOS源极和漏极区域上方在所述PMOS栅极堆叠的相对侧上。

15.如权利要求14所述的堆叠CMOS晶体管结构，其中所述NMOS沟道材料包括硅（Si）。

16.如权利要求14或15所述的堆叠CMOS晶体管结构，其中所述PMOS沟道材料包括PMOS非硅IV族材料。