[发明专利]一种半导体芯片及其制造方法

说明书

本申请实施例公开一种半导体芯片及其制造方法，所述方法包括：在第一晶圆上形成第一半导体元器件的前端制程层；在第二晶圆上依次形成第二半导体元器件以及所述第一半导体元器件的后端制程层；将所述第一晶圆和所述第二晶圆键合在一起，以使所述第一晶圆上的所述第一半导体元器件的前端制程层和所述第二晶圆上的所述第一半导体元器件的后端制程层电连接。

技术领域

本申请涉及半导体器件技术领域，特别涉及一种半导体芯片及其制造方法。

背景技术

现有的存储芯片的制造方法主要包括：在第一个晶圆上形成存储阵列和存储阵列的后端制程；在第二个晶圆上形成CMOS外围电路和外围电路的后端制程；将上述两片晶圆键合在一起。为了提高存储芯片的集成度和存储功能，通常通过垂直堆叠多层存储单元的方式来实现在更小的空间内容纳更高的存储容量。然而由于存储阵列的层数越来越多，工艺越来越复杂，从而导致存储阵列的制造周期越来越长，且存储阵列的制造周期远比外围电路的制造周期长得多。则在进行存储阵列和外围电路的键合工艺时，在外围电路制造完成后，还需要等待第一个晶圆上的存储阵列及其后端制程完成，才能进行键合，如此，造成了工艺时间浪费，导致制造存储芯片的总周期时间过长。

发明内容

有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体芯片及其制造方法。

为达到上述目的，本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种半导体芯片的制造方法，所述方法包括：

在第一晶圆上形成第一半导体元器件的前端制程层；

在第二晶圆上依次形成第二半导体元器件以及所述第一半导体元器件的后端制程层；

将所述第一晶圆和所述第二晶圆键合在一起，以使所述第一晶圆上的所述第一半导体元器件的前端制程层和所述第二晶圆上的所述第一半导体元器件的后端制程层电连接。

在一种可选的实施方式中，所述在第二晶圆上依次形成第二半导体元器件以及所述第一半导体元器件的后端制程层，包括：

在第二晶圆上依次形成第二半导体元器件的前端制程层、第二半导体元器件的后端制程层以及所述第一半导体元器件的后端制程层。

在一种可选的实施方式中，所述将所述第一晶圆和所述第二晶圆键合在一起，包括：将所述第一半导体元器件的前端制程层的暴露面上的导电触点和所述第一半导体元器件的后端制程层的暴露面上的导电触点电性连接。

在一种可选的实施方式中，所述将所述第一晶圆和所述第二晶圆键合在一起，包括：

将所述第一晶圆和所述第二晶圆的非金属区相接触，通过使得第一晶圆和第二晶圆上的氢原子和氧原子相结合使其键合在一起。

在一种可选的实施方式中，所述半导体芯片为三维存储器芯片，所述第一半导体元器件为三维存储器芯片的存储阵列，所述第二半导体元器件为三维存储器芯片的外围电路。

第二方面，本申请实施例提供一种半导体芯片，包括：堆叠设置的第一半导体元器件和第二半导体元器件；其中，

所述第一半导体元器件包括前端制程层和后端制程层；

所述第二半导体元器件设置在所述第一半导体元器件的后端制程层上；

所述第一半导体元器件的前端制程层和所述第一半导体元器件的后端制程层之间通过键合连接在一起；所述第一半导体元器件的后端制程层通过沉积工艺形成在所述第二半导体元器件上。

在一种可选的实施方式中，所述第二半导体元器件包括前端制程层和后端制程层；

所述第一半导体元器件的后端制程层设置在所述第二半导体元器件的后端制程层上。