[发明专利]半导体器件的形成方法

说明书

本发明提供了一种半导体器件的形成方法，其中所述第一侧墙的材料不同于第二侧墙的材料，不被湿法刻蚀试剂腐蚀，因此在半导体器件的形成过程中可以省去第一侧墙形成过程中的刻蚀以及第二侧墙形成过程中氧化物的沉积和刻蚀，工艺步骤简单，可操作性强。由于本发明中所述第一侧墙的形成仅需要沉积第一侧墙层，并不需要刻蚀，因此，并不会出现因为在第一侧墙形成过程中的刻蚀造成轻掺杂区的硅损失的问题。

技术领域

本发明涉及半导体集成电路的制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着物联网技术的兴起以及便携式可穿戴设备的发展，人们对低功耗产品的需求逐渐增加，而降低芯片的工作电压可以有效的减少功耗，因此如何降低芯片的工作电压成为人们研究的热点。

FDSOI(FullyDepletedSiliconOnInsulator，即全耗尽绝缘体上硅)器件，具有以下特点：全耗尽的沟道；较好的隔离特性及短沟道效应；较低的结漏电；较好RDF(randomdopantfluctuation，即随机参杂度波动)特性；较好的器件的均匀性以及灵活的背栅操作；工作电压可以降到0.4V，漏电流可以小于0.1pA/μm；因此FDSOI器件非常适合低功耗产品的开发。

为了降低RDF特性，FDSOI器件的沟道掺杂浓度非常低，造成器件的阈值电压不匹配，对器件的电性能影响甚大。而为了得到合适的阈值电压，通常需要在FDSOI器件中引入HK材料(High-K，即高K介电常数介质材料)来调整功函数，从而达到调整器件的阈值电压的目的。从FDSOI器件的工艺生产的角度来看，在其栅极形成之后，需要沉积一层薄膜(即第一侧墙)把HK材料覆盖起来，防止HK材料对机台以及其他产品造成污染。而在对该薄膜进行刻蚀以形成所需的第一侧墙的时，该刻蚀不可避免的会造成栅极两侧的轻掺杂区的硅损失，进而导致FDSOI器件的导通电流能力的降低，造成器件性能不能满足要求。

发明内容

本发明的目的在于提供一种半导体器件的形成方法，以解决半导体器件轻掺杂区的硅损失的问题。

为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括下列步骤：

步骤S1：提供衬底，所述衬底上形成有栅极；

步骤S2：在所述衬底和所述栅极的表面上覆盖侧墙层，所述侧墙层包括第一侧墙层和第二侧墙层，所述第一侧墙层和所述第二侧墙层的材质不同；

步骤S3：刻蚀所述第二侧墙层和第一侧墙层，刻蚀停止在所述衬底的上表面或者部分深度中，以形成围绕在所述栅极侧壁外侧的第一侧墙和第二侧墙；

步骤S4：采用外延生长工艺在所述第一侧墙和第二侧墙外侧的衬底上表面形成半导体外延生长层，所述半导体外延生长层的上表面不低于所述栅极底部的衬底的上表面；

步骤S5：去除所述第二侧墙，并以所述栅极和所述第一侧墙为掩膜，对所述栅极两侧的衬底和所述半导体外延生长层进行轻掺杂漏注入，以至少在所述第一侧墙底部的衬底中形成轻掺杂区。

可选的，在所述的半导体器件的形成方法中，在步骤S1中，所述衬底包括依次堆叠的基底、埋氧化层和绝缘衬底上硅层，所述栅极形成于所述绝缘衬底上硅层上；在步骤S3中，所述刻蚀停止在所述绝缘衬底上硅层的上表面或部分深度中；在所述步骤S5中，所述半导体外延生长层的上表面不低于所述栅极底部的所述绝缘衬底上硅层的上表面。

可选的，在所述的半导体器件的形成方法中，在步骤S1中在所述衬底上形成所述栅极的步骤包括：

依次覆盖多晶硅层和硬掩膜层于所述衬底的表面；

刻蚀所述硬掩膜层，以形成具有栅极图案的硬掩膜层；

以所述具有栅极图案的硬掩膜层为掩膜，刻蚀所述多晶硅层，以形成所述栅极。