[发明专利]一种基于FMC标准的高速接口自环测试装置和测试方法

权利要求书

1.一种基于FMC标准的高速接口自环测试装置，其特征在于：包括第一FMC连接器(1)、拨码开关(2)、时钟发生器(3)和电源模块(4)；

拨码开关(2)一端连接于第一FMC连接器(1)的输入接口(101b)，另一端连接于第一FMC连接器(1)的输出接口(101a)，输入接口(101b)和输出接口(101a)构成FMC接口(101)；拨码开关(2)用于控制第一FMC连接器(1)的同一条链路输入与输出之间的通断从而进行自环测试；

时钟发生器(3)连接于第一FMC连接器(1)的时钟信号端用于给第一FMC连接器(1)提供参考时钟；

电源模块(4)的输入端连接于第一FMC连接器(1)的电源输出端，电源模块(4)输出端连接于时钟发生器(3)的电源端用于给时钟发生器(3)提供工作电压。

2.根据权利要求1所述的基于FMC标准的高速接口自环测试装置，其特征在于：所述第一FMC连接器(1)所有链路的输入接口(101b)与输出接口(101a)之间均设有拨码开关(2)。

3.根据权利要求1所述的基于FMC标准的高速接口自环测试装置，其特征在于：所述时钟发生器(3)用于产生156.25MHz的参考时钟。

4.根据权利要求1所述的基于FMC标准的高速接口自环测试装置，其特征在于：所述电源模块(4)用于将被测载板供给的12V电压转换为2.5V；电源模块(4)采用NCP1575低电压降压型控制器进行电压转换。

5.根据权利要求1所述的基于FMC标准的高速接口自环测试装置，其特征在于：所述第一FMC连接器(1)采用的是HPC连接器。

6.一种基于FMC标准的高速接口自环测试方法，其特征在于，使用权利要求1至5任一项所述的基于FMC标准的高速接口自环测试装置，所述测试方法步骤包括：

S1：将自环测试装置与被测载板连接；

S2：被测载板上电运行；

S3：被测载板上FPGA(5)是否接收到自环测试装置发送的参考时钟，接收到参考时钟时执行步骤S4；

S4：将拨码开关(2)拨至连接端，链路接通；

S5：被测载板上FPGA(5)向各发送接口(501a)同时发送测试数据，被测载板上FPGA(5)从各接收接口(501b)接收测试数据，并校验接收数据是否与发送数据一致；

S6：将拨码开关(2)拨至断开一端，链路断开；

S7：被测载板上FPGA(5)向各发送接口(501a)同时发送测试数据，被测载板上FPGA(5)从各接收接口(501b)同时接收测试数据，并检验是否能够接收到数据；

S8：对比S5和S7的测试结果，若S5步骤中接收数据与发送数据一致且S7步骤中无法接收到数据，则判断该载板接口(501)正常；否则，判断该载板接口(501)有故障。