[发明专利]显示装置及显示装置的控制方法

说明书

公开一种显示装置。一实施方式所涉及的显示装置具备：多个像素；扫描线驱动部，其基于扫描时钟信号，生成用于选择在行方向上排列的像素群的扫描信号；数据线驱动部，其向多条数据线输出数据信号；控制部，其基于第一时钟信号生成所述扫描时钟信号，所述控制部包含：延迟量获取部,其获取所述扫描时钟信号的水平转变的时间点相对于基本定时信号的水平转变的时间点的延迟量；第一定时信号生成部,其基于所述第一时钟信号,生成第一定时信号；第二定时信号生成部,其基于第二时钟信号,生成一个以上的第二定时信号；选择部,其基于所述延迟量,将从所述第一定时信号及所述一个以上的第二定时信号中选择的一个定时信号作为所述扫描时钟信号输出。

技术领域

本公开关于显示装置及显示装置的控制方法。

背景技术

在包含由传输数据信号的多条数据线和传输扫描信号的扫多条描线配置成矩阵状的液晶显示面板等的显示装置中，例如，通过由计数器电路构成的时间发生装置来生成用于控制显示在显示装置的视频的定时信号。在这种时间发生装置中，当输入计数器电路的时钟信号的频率高时，由于计数器电路所需的位数变多，所以在时间发生装置的耗电变大的同时，存在计数器电路的工作变得不稳定的问题。

日本国特许申请公开第2003-345457号的说明书中，生成有比时间发生装置的主时钟信号的频率低的工作时钟信号。然后，使用计数器电路生成有基于该工作时钟信号的多个定时信号。由此，通过延迟计数器电路的工作速度以使所述问题得到解决。

发明内容

发明要解决的问题

但是,当工作时钟信号的频率低时,无法生成在较短时间单位内被调整的定时信号。因此,伴随着显示区域的大型化及视频的高分辨率化,在要求高精确度的定时信号的显示装置中,仅通过频率较低的工作时钟信号来进行工作的时间发生装置难以适用。

另一方面,为了生成在较短时间单位被调整的定时信号,通过频率高的工作时钟信号稳定运行计数器电路时,无法适用CPLD(Complex Programmable Logic Device:复杂可编程逻辑器件)等廉价的逻辑IC(Integrated Circuit:集成电路),例如,需要使用FPGA(Field Programmable Gate Array:现场可编程门阵列)等昂贵的逻辑IC。因此,显示装置的制造成本变高。

即便在显示装置所使用的定时信号中,特别是,扫描时钟信号为了补偿数据信号和扫描信号的传输延迟差异,也需要调整成高精确度。但是,根据所述理由,以低耗电、稳定且廉价地来生成高精确度的扫描时钟信号是困难的。

本公开的第一实施方式所涉及的显示装置,具备:多个像素,其配置成矩阵状；多条扫描线,其被连接于在所述多个像素的行方向上排列的像素群；多条数据线,其被连接于在所述多个像素的列方向上排列的像素群；扫描线驱动部，其基于表示所述多条扫描线的驱动时机的扫描时钟信号，生成用于选择在所述行方向上排列的像素群的扫描信号，并将所生成的所述扫描信号按顺序输出至所述多条扫描线；数据线驱动部,其向所述多条数据线输出数据信号，所述数据信号用于将基于视频数据的电压提供给由所述扫描信号所选择的所述行方向排列的像素群；定时控制部,是一种基于第一时钟信号控制所述扫描线驱动部及所述数据线驱动部的驱动时机的控制部,其基于所述第一时钟信号生成所述扫描时钟信号,所述定时控制部包含:延迟量获取部,其获取所述扫描时钟信号的水平转变的时间点相对于基本定时信号的水平转变的时间点的延迟量，其中，在基本定时信号中，以相当于一个水平扫描周期，与所述第一时钟信号同步地重复从第一信号水平到第二信号水平的水平转变；第一定时信号生成部,其基于所述第一时钟信号,生成第一定时信号,所述第一定时信号使所述基本定时信号的水平转变的时间点延迟所述延迟量中的所述第一时钟信号的周期单位的延迟量；第二定时信号生成部,其生成一个以上的第二定时信号,所述一个以上的第二定时信号使所述第一定时信号的水平转变的时间点延迟第二时钟信号的周期单位的时间,所述第二时钟信号具有比所述第一时钟信号的高的频率；选择部,其基于所述延迟量,从所述第一定时信号及所述一个以上的第二定时信号中选择的一个定时信号作为所述扫描时钟信号输出。