[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，包括：提供待刻蚀层，待刻蚀层上具有第一牺牲膜；在第一牺牲膜上形成第二牺牲层，相邻的第二牺牲层之间具有第一槽或第二槽；在第二牺牲层侧壁形成第一侧墙，第一槽的宽度与第一侧墙的厚度之比大于2:1；以第一侧墙为掩膜刻蚀第一牺牲膜，形成第一牺牲层，相邻的第一牺牲层之间具有第三槽或第四槽；在第三槽内形成第二侧墙，第二侧墙填充满第三槽。通过将第一槽的宽度设置大于第一侧墙的厚度的2倍，降低了第一槽与第二槽之间的宽度尺寸差距，进而降低了对形成第二牺牲层工艺的要求，简化制程步骤，提高生产效率。再通过将第二侧墙填充满第三槽，且在第四槽中不形成第二侧墙的制程，来满足形成疏密不一的鳍部的要求。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在半导体衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。

随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。为了在现有的光刻工艺的基础上能够进一步缩小半导体器件的尺寸，现有技术提出了多重图形化工艺，该工艺因其能够形成更小尺寸掩膜而具有应用前景，克服了单次构图不能达到的光刻极限。

然而，现有的多重图形化工艺的形成过程还有待改善。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够降低对形成所述第二牺牲层工艺的要求，简化制程步骤，提高生产效率，而且最终能够形成疏密不一的鳍部。

为解决上述问题，本发明提供一种半导体结构形成的方法，包括：提供待刻蚀层，所述待刻蚀层上具有第一牺牲膜；在所述第一牺牲膜上形成若干相互分立的第二牺牲层，相邻的所述第二牺牲层之间具有第一槽，相邻的所述第二牺牲层之间具有第二槽，所述第二槽的宽度大于所述第一槽的宽度，所述第一槽与所述第二槽的宽度方向与所述第二牺牲层排布的方向一致；在所述第二牺牲层侧壁形成第一侧墙，所述第一槽的宽度与所述第一侧墙的厚度之比大于2:1；去除所述第二牺牲层，以所述第一侧墙为掩膜刻蚀所述第一牺牲膜，形成若干相互分立的第一牺牲层，相邻的所述第一牺牲层之间具有第三槽，相邻的所述第一牺牲层之间具有第四槽，所述第四槽的宽度大于所述第三槽的宽度，所述第三槽与所述第四槽的宽度方向与所述第一牺牲层排布的方向一致；在所述第三槽内形成第二侧墙，所述第二侧墙填充满所述第三槽；在所述第一牺牲层侧壁形成第三侧墙。

可选的，所述待刻蚀层为多层结构，所述待刻蚀层包括基底、位于所述基底上的掩膜结构、位于所述掩膜结构上的第一停止层。

可选的，所述第二牺牲层的形成方法包括：在所述第一牺牲膜上形成第二停止层；在所述第二停止层上形成第二牺牲膜；在所述第二牺牲膜上形成若干相互分立的图形化结构；以所述图形化结构为掩膜刻蚀所述第二牺牲膜，直至暴露出所述第二停止层为止，形成所述第二牺牲层；在形成所述第二牺牲层之后，去除所述图形化结构。

可选的，所述第一侧墙的形成方法包括：在所述第二停止层暴露出的顶部表面、以及所述第二牺牲层的侧壁与顶部表面形成第一侧墙膜；回刻蚀所述第二停止层顶部表面、以及所述第二牺牲层顶部表面的第一侧墙膜，直至暴露出所述第二停止层顶部表面与所述第二牺牲层顶部表面为止，形成所述第一侧墙。

可选的，所述第一侧墙膜的形成工艺包括原子层沉积工艺。

可选的，回刻蚀所述第一侧墙膜的采用的工艺包括各向异性的干法刻蚀工艺或各向异性的湿法刻蚀工艺。

可选的，所述第一侧墙膜的材料包括氮化硅或氮氧化硅。