[发明专利]一种圆形片上高压隔离电容

说明书

本发明提供一种圆形片上高压隔离电容，涉及集成电路领域，所述隔离电容包括由顶层金属TM构成的电容上极板，由第一层金属M1构成的电容下极板，位于电容上极板与电容下极板之间的SiO₂介质，位于电容下极板下方的芯片衬底，所述隔离电容还包括位于电容下极板正下方、芯片衬底上的高阻介质层，所述高阻介质层为悬空电位；所述电容上极板与电容下极板为同心圆。本发明能够解决高压冲击时可能产生的尖端放电问题，提高隔离电容耐压能力；解决半导体制造工艺中顶层金属和下层金属对齐偏差所导致的隔离电容值变小的问题，提高有效电容值；将隔离电容上极板到芯片衬底的寄生电容转化为电容上极板到电容下极板的有效电容，减小有效信号损失。

技术领域

本发明涉及集成电路领域，特别是涉及一种圆形片上高压隔离电容。

背景技术

片上隔离电容广泛应用于标准数字隔离、接口隔离、总线隔离、隔离运放、隔离电源、隔离驱动等隔离芯片中。目前，圆角矩形的片上隔离电容是常用的隔离电容结构。

如图1所示，电容上极板1由芯片顶层金属TM构成，电容下极板2由第一层金属M1构成，芯片衬底3为整个芯片的衬底；如图2所示，电容上极板1和电容下极板2均为圆角矩形，并且大小相同，上下对齐放置；电容上极板1和电容下极板2之间为电解质SiO₂，由电解质SiO₂提供电容的耐压能力；其中，隔离电容做成圆角矩形的目的是为了避免尖端放电。隔离电容提供隔离耐压能力之外还提供了一条高频信号通路，如图3所示，电容上极板1到芯片衬底3存在寄生电容Cpp，电容下极板2到芯片衬底3存在寄生电容Cnp，电容上极板1与电容下极板2之间存在寄生电容Ciso，高频信号通过寄生电容Ciso从电容上极板1传递到电容下极板2或者从电容下极板2传输到电容上极板1，而Cpp与Cnp两个寄生电容对信号有衰减作用。

上述的圆角矩形的片上隔离电容是存在以下缺陷：

1、电容的圆角半径不够大，一般只有10um～20um，如图2所示，如果出现高压击穿失效，失效位置会集中在圆角附近，这是限制片上高压电容耐压能力的原因之一。

2、电容极板1和电容下极板2一般为相同大小，如图1中所示，这样的结构存在两个问题：

a.集成电路制造工艺中不能保证电容上极板1和电容下极板2完全对齐，特别是顶层金属以及底层金属之间，总会存在一些偏差，导致实际制造出的隔离电容容值相对于设计预期值偏小；

b.电容上极板1到芯片衬底3会存在侧边寄生电容Cpp，如图3所示，该电容值一般在10fF以上，该寄生电容Cpp会导致高频信号在隔离电容传输路径上进一步衰减。

3、电容下极板2正下方为0电位的芯片衬底3，电容下极板2与芯片衬底3形成了寄生电容Cnp，该电容不可避免的会产生100fF的寄生，对高频信号会有强烈的衰减作用。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种圆形片上高压隔离电容，能够解决高压冲击时可能产生的尖端放电问题，提高隔离电容耐压能力；能够解决半导体制造工艺中顶层金属和下层金属对齐偏差所导致的隔离电容值变小的问题，提高有效电容值；能够将隔离电容上极板到芯片衬底的寄生电容转化为上极板到下极板的有效电容，减小有效信号损失；能够减小电容下极板到芯片衬底的寄生电容，减小有效信号损失。

为实现上述目的及其他相关目的，本发明提供一种圆形片上高压隔离电容，所述隔离电容包括由顶层金属TM构成的电容上极板，由第一层金属M1构成的电容下极板，位于电容上极板与电容下极板之间的SiO₂介质，位于电容下极板下方的芯片衬底，所述隔离电容还包括位于电容下极板正下方、芯片衬底上的高阻介质层；；所述电容上极板与电容下极板为同心圆。