[发明专利]用于改善半导体应变器件NBTI的方法和结构

说明书

本申请公开了一种用于改善半导体应变器件NBTI的方法和结构。其中，方法包括：提供一基底以及形成于基底上的器件；在器件上沉积分子塞薄膜结构，分子塞薄膜结构包括至少一层分子塞薄膜；在分子塞薄膜结构上沉积应力薄膜；进行退火工艺，通过退火工艺增大应力薄膜对器件施加的应力。其中，结构包括：基底以及形成于基底上的器件；形成于器件上的分子塞薄膜结构，分子塞薄膜结构包括至少一层分子塞薄膜；形成于分子塞薄膜结构上的应力薄膜。本申请通过在应力薄膜下沉积分子塞薄膜结构，使得分子塞薄膜结构与应力薄膜配合作用，以解决相关技术中半导体器件的出现负偏压温度不稳定性的问题。

技术领域

本申请涉及半导体器件制造技术领域，具体涉及一种用于改善半导体应变器件NBTI的方法和结构。

背景技术

近年来，应变技术由于在提高互补金属氧化物半导体(Complementary MetalOxide Semiconductor,CMOS)器件性能方面具备卓越表现而备受关注。尤其是针对90纳米(nm)以下薄膜技术工艺，引入了很多方法用于提高载流子的电迁移率。

例如，相关技术中，对于P型金属氧化物半导体(Positive Channel Metal OxideSemiconductor,PMOS)器件，通常在基体表面沉积应力薄膜，通过压缩应力薄膜，提高压应力，以提高PMOS器件空穴的迁移率；对于N型金属氧化物半导体(Negative Channel MetalOxide Semiconductor,NMOS)器件，在基体表面沉积应力薄膜，通过拉伸应力薄膜，提高张应力，以提高NMOS器件电子的迁移率，从而改善器件的导电性能。

然而，如图2所示，由于所沉积的应力薄膜悬挂有较多的Si-H键和N-H键，在后续退火过程中，悬挂键容易断裂产生H原子，又由于H原子的不稳定性，两个H原子结合会向半导体器件的栅氧界面扩散，从而会引起半导体器件的出现负偏压温度不稳定性(NBTI，Negative Bias Temperature Instability)。

发明内容

本申请提供了一种用于改善半导体应变器件NBTI的方法和结构，可以解决相关技术中半导体器件的出现负偏压温度不稳定性的问题。

一方面，本申请实施例提供了一种用于改善半导体应变器件NBTI的方法，包括以下步骤：

提供一基底以及形成于所述基底上的器件；

在所述器件上沉积分子塞薄膜结构，所述分子塞薄膜结构包括至少一层分子塞薄膜；

在所述分子塞薄膜结构上沉积应力薄膜；

进行退火工艺，通过退火工艺增大所述应力薄膜对所述器件施加的应力。

可选的，所述在所述器件上沉积分子塞薄膜结构，包括：

通过ALD工艺，在器件上沉积所述分子塞薄膜结构。

可选的，所述通过ALD工艺，在半导体器件上沉积所述分子塞薄膜结构，包括：在300℃～700℃的温度范围内，通过ALD工艺，在器件上沉积所述分子塞薄膜结构。

可选的，所述分子塞薄膜的厚度范围为：10A-200A。

可选的，所述分子塞薄膜包括纯SiN、经掺杂碳元素的SiN以及经掺杂硼元素的SiN中的至少一种材料。

可选的，所述在所述分子塞薄膜结构上沉积应力薄膜，包括：

通过CVD工艺在所述分子塞薄膜结构上沉积应力薄膜。

可选的，所述应力薄膜选包括纯SiN、经掺杂碳元素的SiN以及经掺杂硼元素的SiN中的至少一种材料。

另一方面，本申请的实施例提供一种用于改善半导体应变器件NBTI的结构，包括：