[发明专利]一种兼容多指令系统的处理器及其运行方法

权利要求书

1.一种兼容多指令系统的处理器，其特征在于，包括：

可编程的译码部件，用于将待执行的指令根据预编程的指令系统，译码为微操作码；

执行部件，用于通过读写数据缓存，执行该微操作码，得到执行结果；

写回和提交部件，用于将该执行结果写回提交后，结束该指令的执行；

该可编程的译码部件包括：指令缓存接口、执行部件、译码程序缓存、译码数据缓存、微操作码缓存接口和后续流水线同步接口；

其中该指令缓存接口，用于连接并访问处理器的指令缓存；

该译码程序缓存，用于保存当前指令系统的译码程序；

该译码数据缓存，用于暂存译码程序产生或操作的数据；

该微操作码缓存接口，用于连接并访问该微操作码缓存；

该后续流水线同步接口，用于接收后续流水线部件的反馈信号；

该执行部件，用于执行该译码程序缓存中的译码程序，通过该指令缓存接口取指，完成所取指令的译码和寄存器重命名操作，产生该微操作码，通过该微操作码缓存接口写入缓存，同时读取后续流水线同步接口的信号或消息，并根据同步信号或消息更新该译码程序的执行路径，从而改变整个处理器的指令流执行路径。

2.如权利要求1所述的兼容多指令系统的处理器，其特征在于，还包括：

微操作码缓存，用于存储可编程的译码部件译码产生的微操作码，供后续该执行部件读取并执行。

3.如权利要求1所述的兼容多指令系统的处理器，其特征在于，该指令系统为：X86指令系统或ARM指令系统或MIPS指令系统或RISCV指令系统。

4.一种兼容多指令系统的处理器运行方法，其特征在于，包括：

步骤1、通过可编程的译码部件将待执行的指令根据预编程的指令系统，译码为微操作码；

步骤2、通过执行部件读写数据缓存，执行该微操作码，得到执行结果；

步骤3、通过写回和提交部件将该执行结果写回提交后，结束该指令的执行；

该可编程的译码部件包括：指令缓存接口、执行部件、译码程序缓存、译码数据缓存、微操作码缓存接口和后续流水线同步接口；

其中该指令缓存接口，用于连接并访问处理器的指令缓存；

该译码程序缓存，用于保存当前指令系统的译码程序；

该译码数据缓存，用于暂存译码程序产生或操作的数据；

该微操作码缓存接口，用于连接并访问该微操作码缓存；

该后续流水线同步接口，用于接收后续流水线部件的反馈信号；

该执行部件，用于执行该译码程序缓存中的译码程序，通过该指令缓存接口取指，完成所取指令的译码和寄存器重命名操作，产生该微操作码，通过该微操作码缓存接口写入缓存，同时读取后续流水线同步接口的信号或消息，并根据同步信号或消息更新该译码程序的执行路径，从而改变整个处理器的指令流执行路径。

5.如权利要求4所述的兼容多指令系统的处理器运行方法，其特征在于，该步骤1还包括：

通过微操作码缓存存储可编程的译码部件译码产生的微操作码，供后续该执行部件读取并执行。

6.如权利要求4所述的兼容多指令系统的处理器运行方法，其特征在于，该指令系统为：X86指令系统或ARM指令系统或MIPS指令系统或RISCV指令系统。