[发明专利]校准逻辑控制电路及方法、逐次逼近型模数转换器

说明书

一种校准逻辑控制电路及控制方法、逐次逼近型模数转换器，所述校准逻辑控制电路包括K个低位的校准逻辑电路和N个高位的校准逻辑电路，在非校准模式下直接输出寄存器输出信号，在校准模式下，K个低位的校准逻辑电路控制在采样阶段锁定电容不采样及在量化阶段将寄存器输出信号输出至开关模块，在校准模式下进行第K+n位的校准时，K+n位的校准逻辑电路控制K+n位的开关模块按采样周期进行0,1切换实现第K+n位的校准，高于K+n位的校准逻辑电路控制高于K+n位的开关模块固定在共模输入点；低于K+n位的校准逻辑电路在采样阶段控制低于K+n位的开关模块锁定电容不采样，在量化阶段将寄存器输出信号输出至低于K+n位的开关模块。

技术领域

本文涉及电子技术，尤指一种校准逻辑控制电路及方法、逐次逼近型摸数转换器。

背景技术

物联网设备的发展作为商业发展几大动力之一，影响到人类商业领域，生活领域的各种产业的发展与繁荣。物联网的关键是互联，其中发挥最巨大的作用的主要是连接器以及识别器，而连接器中最重要的部分就是模数转换器(ADC)。ADC的性能直接影响着连接器的性能，ADC的系统性能局限精度速度的不足在间接影响着物联网的发展。而逐次逼近型模数转换器(SAR ADC)由于其架构简洁，采用电压逐次逼近的特性使得其非常适合于低功耗的应用，因此成为便携式数据采集系统的最佳选择。

通常，对于分辨率不高的逐次逼近型(Successive-Approximation-Register，SAR)ADC(10位及以下)，电容阵列中电容的失配对的系统性能影响并不是决定性因素。然而对于更高分辨率的SAR ADC来说，如12位及以上，电容阵列里的失配成为了主要的因素。为了提高系统的性能，往往通过对电容阵列的电容值进行校正的方式来减小电容失配。这样做的代价是大大增加了系统的功耗。因此研究新型SAR ADC电容校正技术并避免大的功率消耗具有重要的意义。

发明内容

本申请提供了一种校准逻辑控制电路及方法、逐次逼近型摸数转换器，实现对电容失配的校准。

本申请提供了一种校准逻辑控制电路，应用于模数转换器，所述校准逻辑控制电路包括K个低位的校准逻辑电路和N个高位的校准逻辑电路，其中：

所述K个低位的校准逻辑电路用于分别控制所述模数转换器的第1位至第K位的开关模块，在校准模式下，在采样阶段控制开关模块锁定电容不采样及在量化阶段将寄存器输出信号输出至所述开关模块，在非校准模式下将所述寄存器输出信号直接输送至对应的开关模块；

所述N个高位的校准逻辑电路用于分别控制所述模数转换器的第K+1位至第K+N位的开关模块；

在校准模式下，进行第K+n位的校准时，K+n位的校准逻辑电路控制所述K+n位的开关模块按采样周期进行0,1切换实现第K+n位的校准，高于K+n位的校准逻辑电路控制高于K+n位的开关模块固定在共模输入点；低于K+n位的校准逻辑电路在采样阶段控制低于K+n位的开关模块锁定电容不采样，在量化阶段将寄存器输出信号输出至低于K+n位的开关模块；

以及，在非校准模式下，所述N个高位的校准逻辑电路将所述寄存器输出信号直接输送至对应的开关模块；

其中，K，N为正整数，n＝1～N，所述寄存器输出信号根据所述模数转换器中比较器的比较结果生成。

在一实施例中，所述K个低位的校准逻辑电路的结构相同。

在一实施例中，所述校准逻辑电路还用于，

接收转换使能信号、第K+1位至第K+N位的校准使能信号，当所述转换使能信号有效，判断当前为非校准模式；当所述转换使能信号无效且第K+1位至第K+N位的校准使能信号中至少一个有效时，判断当前为校准模式；