[发明专利]一种输出通道数可变的模拟信号读出电路阵列及读取方法

权利要求书

1.一种输出通道数可变的模拟信号读出电路阵列，其特征在于：

所述模拟信号读出电路阵列，由第四电路阵列组成，将第四电路阵列中的m组第三电路阵列分为不同的集合，将每个集合中的第三电路阵列的工作模式切换信号输入端连在一起，作为所述模拟信号读出电路阵列的对应集合的工作模式切换信号输入端；

所述第四电路阵列，由m组第三电路阵列组成，其中第1至第m组第三电路阵列中各工作模式切换信号输入端作为第四电路阵列工作模式切换信号输入总线，第1至第m组第三电路阵列中前一组的数字控制时序信号传递输出端和后一组的数字控制时序信号输入端依次连接，第m组至第1组第三电路阵列中前一组的模拟信号传递输出端与后一组的模拟信号传递输入端依次连接；

所述第三电路阵列，由第二电路阵列连接单端输入输出的模拟信号第一缓冲器、第二缓冲器，连接可由电信号控制开合的第四开关、第五开关、与第四开关控制极性相反的第六开关组成，其中第三电路阵列的工作模式切换信号输入端连接第二电路阵列的读出电路阵列的工作模式切换信号输入端及第四开关与第六开关的控制端，第五开关的输入端连接第一缓冲器的输出端，第一缓冲器的输入端作为第三电路阵列的模拟信号传递输入端，第六开关的输出端连接第二缓冲器的输入端，第二缓冲器的输出端作为第三电路阵列的模拟信号最终输出端；其中，第二电路阵列的模拟信号输出端连接第四开关的输入端、第五开关的输出端与第六开关的输入端，第二电路阵列的第1至第n列模拟信号输入端作为第三电路阵列的模拟信号输入总线接入外部模拟信号源，第二电路阵列的数字控制时序信号传递输入端、数字控制时序信号起始输入端、数字控制时序信号输出端、复位信号输入端、时钟信号输入端作为第三电路阵列的数字控制时序信号传递输入端、数字控制时序信号起始输入端、数字控制时序信号输出端、复位信号输入端、时钟信号输入端，且数字控制时序信号输出端同时连接第五开关的控制端；

所述第二电路阵列，包括第二电路阵列本体和第二电路阵列外围电路组成，所述第二电路阵列本体由n列第一电路相互连接组成，所述第二电路阵列外围电路由电信号控制开合且极性相反的第二开关、第三开关，和有复位功能的第二D触发器组成，其中第1至第n列第一电路的模拟信号输出端相互连接，并作为第二电路阵列的模拟信号输出端，第1至第n列第一电路中前一第一电路的数字信号输出端与后一第一电路的数字信号输入端依次相连，第二开关与第三开关的控制端均由同一个外部信号源控制，其控制线网为第二电路阵列的工作模式切换信号输入端，第二开关与第三开关的输出端相互连接并同时连接至第二电路阵列中第1列第一电路的数字信号输入端，第三开关的输入端连接第二D触发器的输出端；其中第二开关的输入端为第二电路阵列的数字控制时序信号传递输入端，第二D触发器的输入端为第二电路阵列的数字控制时序信号起始输入端，第二D触发器的时钟输入与复位信号输入各自与第二电路阵列中的时钟输入与复位信号输入相连；

其中，所述第一电路，包括单端输入输出的模拟信号处理电路、非门、双输入或非门、有复位功能的第一D触发器与可由电信号控制开合的第一开关，其中单端输入输出的模拟信号处理电路的输出端连接第一开关的输入端，第一开关的控制端连接或非门的输出端，双输入或非门的第一输入端连接非门的输出端，双输入或非门的第二输入端连接第一D触发器的信号输出端，并作为第一电路的数字信号输出端，非门的输入端连接第一D触发器的信号输入端，并作为第一电路的数字信号输入端，单端输入输出的模拟信号处理电路的输入端作为第一电路的模拟信号输入端，第一开关的输出端作为第一电路的模拟信号输出端，第一D触发器的时钟输入与复位信号输入作为第一电路的时钟输入端与复位信号输入端。