[发明专利]一种多像素格式存储的Cache电路

权利要求书

1.一种支持多像素格式存储的Cache电路，其特征在于：包括格式选择模块（1）、标签比对模块（2）、MSHR存储模块（3）、存储器模块（4）和数据输出模块（5）；

所述的格式选择模块（1）用于判断当前请求的数据格式，并根据数据格式将请求发送到标签比对模块（2）中相应的标签比对通路；

所述的标签比对模块（2）用于对请求进行命中比较，命中时从存储器模块中读取相应数据，返回给请求发起方；未命中时将请求缓存至MSHR存储模块（3）；

所述的MSHR存储模块（3）用于存放没有命中的Cache请求；

所述的存储器模块（4）用于存放映射到Cache中的数值；

所述的数据输出模块（5）用于根据数据格式从存储器模块（4）中输出读取的数据；

所述的格式选择模块（1）用于将不同的数据格式进行分类，并根据请求的数据格式选择数据格式对应的数据分类，将请求发送给标签比对模块（2）中相应的数据分类；

所述的标签比对模块（2）根据数据格式的分类分为多个独立的标签比对通路，每一个标签比对通路支持一种数据分类，每个分类的标签比对通路对请求进行各自的地址命中判定；标签比对模块中的每一标签比对通路均能够存储地址信息和存储格式信息，只支持相同数据分类的访问。

2.根据权利要求1所述的一种支持多像素格式存储的Cache电路，其特征在于：所述MSHR存储模块（3）由寄存器堆组成，用于存储没有命中的参数地址；并用于更新存储器模块（4）的数据时将在MSHR存储模块中相同Block的请求一同更新。

3.根据权利要求2所述的一种支持多像素格式存储的Cache电路，其特征在于：所述存储器模块（4）用于保存参数空间中一片连续地址的数据。

4.根据权利要求1所述的一种支持多像素格式存储的Cache电路，其特征在于：所述标签比对模块（2）采用全相联的地址映射方式，所述全相联的地址映射方式规定了参数地址空间映射到Cache地址空间的方式。