[发明专利]微控制器、中断处理芯片、设备及中断处理方法

说明书

本申请实施例提供一种微控制器、中断处理芯片、设备及中断处理方法，该微控制器包括：内核单元、中断控制单元以及至少一个缓冲寄存器组；内核单元与中断控制单元通信连接，内核单元与缓冲寄存器组通信连接，缓冲寄存器组包含至少一个寄存器；中断控制单元，用于根据中断信号确定内核单元中上下文数据的存储位置，并生成存储控制信号；内核单元，用于在存储控制信号指示上下文数据的存储位置为缓冲寄存器组时，根据存储控制信号将上下文数据存储到缓冲寄存器组中。能够显著降低发生中断时存储上下文数据所消耗的系统时钟数，进而能够显著降低中断响应的延迟。

技术领域

本申请实施例涉及计算机技术领域，尤其涉及一种微控制器、中断处理芯片、中断处理设备以及中断处理方法。

背景技术

随着计算机技术的发展，微控制器的应用也越来越广泛。在微控制器中，中断处理的功能是必不可少的，如何对中断进行处理成为了关注的焦点。

在一种技术方案中，在正常处理的程序中产生中断请求时，响应于该中断请求，在SRAM(Static Random-Access Memory，静态随机访问存储器)中存储内核单元中正在执行的该程序的上下文数据，然后执行对应的中断处理函数，在中断处理函数执行完成之后，恢复与该程序对应的上下文数据。在该技术方案中，将中断时内核单元正在执行的程序的上下文数据存储在SRAM中，然而，由于向SRAM写入数据需要消耗较多的系统时钟，造成中断响应的延迟较长。

发明内容

有鉴于此，本申请实施例的目的之一在于提供一种微控制器、中断处理芯片、中断处理设备及中断处理方法，用以克服由于在发生中断时向SRAM中写入内核单元执行的程序的上下文数据，造成中断响应的延迟较长的问题。

根据本申请实施例的第一方面，提供了一种微控制器，包括：内核单元、中断控制单元以及至少一个缓冲寄存器组；内核单元与中断控制单元通信连接，内核单元与缓冲寄存器组通信连接，缓冲寄存器组包含至少一个寄存器；

中断控制单元，用于根据中断信号确定内核单元中上下文数据的存储位置，并生成存储控制信号，上下文数据包括中断信号产生时内核单元中缓存的数据，存储控制信号用于指示上下文数据的存储位置，上下文数据的存储位置包括缓冲寄存器组和随机访问存储器；

内核单元，用于在存储控制信号指示上下文数据的存储位置为缓冲寄存器组时，根据存储控制信号将上下文数据存储到缓冲寄存器组中。

可选地，在本申请的一个实施例中，缓冲寄存器组包括编号配置寄存器；

编号配置寄存器，用于存储编号配置信息，编号配置信息用于指示缓冲寄存器组的中断编号，编号配置信息所指示的中断编号为固定编号或动态编号；

内核单元，用于在将上下文数据存储到中断编号与存储控制信号指示的编号一致的缓冲寄存器中。

可选地，在本申请的一个实施例中，缓冲寄存器组包括缓冲配置寄存器；

缓冲配置寄存器，用于配置缓冲寄存器组的类型，缓冲寄存器组的类型包括固定缓冲寄存器组和动态缓冲寄存器组，固定缓冲寄存器组的编号配置信息所指示的编号为固定编号，动态缓冲寄存器组的编号配置信息所指示的编号为动态编号。

可选地，在本申请的一个实施例中，中断控制单元，还用于根据中断信号确定当前中断为快速中断时，将上下文数据的存储位置确定为缓冲寄存器组，在确定当前中断为普通中断时，将上下文数据的存储位置确定为随机访问存储器。

可选地，在本申请的一个实施例中，中断控制单元，还用于在根据中断信号的编号确定中断类型为预设固定中断时，根据中断信号的编号生成存储控制信号。

可选地，在本申请的一个实施例中，中断控制单元，还用于在根据中断信号的编号确定中断类型不为预设固定中断时，将空闲的缓冲寄存器组的中断编号配置为中断信号的编号，并根据中断信号的编号生成存储控制信号。