[发明专利]一种PCI总线到可配置帧长度串行总线适配和传输方法

说明书

本发明提出了一种PCI总线到可配置帧长度串行总线适配和传输方法，方法如下：利用PCI核实现PCI总线到局部总线之间的转换；实现局部总线到可配置帧长度串行总线IP核的适配；当数据帧发送时，串行总线IP核实现发送数据的组帧及编码，编码后的数据帧通过发送数据寄存器填充到发送缓冲区中，然后通过逻辑单元进行并串转换及编码，通过LVDS发送器把编码好的数据传输出去；当数据帧接收时，通过LVDS发送器把低压差分信号转化串行信号后进入FPGA，串行总线IP核实现数据帧的解码及缓存，最后通过PCI核从接收缓冲区读取数据帧，并进行处理和解算。本发明解决了PCI总线到局部总线的转换，以及局部总线到高速串口的适配。

技术领域

本发明属于航空电子系统机载计算机设计领域，涉及一种PCI总线到可配置帧长度串行总线适配和传输方法。

背景技术

随着航空电子系统的快速发展，众多机载设备之间的低成本、高可靠性的通信成为机载设备研制过程中重点解决的问题；同时，随着航空嵌入式计算机的发展，众多低功耗、高性能的CPU的主机接口为PCI总线，为了实现主机接口为PCI总线的CPU和众多机载设备之间的低成本、高可靠性通信。

当下都采用PCI总线转局部总线的专用桥芯片实现，控制复杂，适配性较差，往往需要再加上可编程逻辑器件控制才能和多种局部总线进行转换和适配，导致成本提高，移植性差；在串行系统的通信中，一般采用普通的UART或者USART协议进行通信，这种通信方式的缺点是帧长度固定、误码率较高。

发明内容：

本发明目的：本发明的目的是提供一种PCI总线到可配置帧长度串行总线适配和传输方法，其可移植性强、效率高、适配性好、可靠性高。

本发明的技术解决方案是：一种PCI总线到可配置帧长度串行总线适配和传输方法,是基于PCI核与串行总线IP核实现的，其中，串行总线IP核包括中断控制模块、时钟控制模块、接收错误寄存器模块、配置寄存器模块、缓冲区模块、数据编码发送模块以及数据接收及编码模块，所述缓冲区模块包括发送缓冲区和接收缓冲区。本发明具体适配和传输方法包括以下步骤：

步骤一：利用PCI核实现PCI总线到局部总线之间的转换；

步骤二：实现局部总线到可配置帧长度高可靠性串行总线IP核的适配；

步骤三：当数据帧发送时，串行总线IP核实现发送数据的组帧及编码，编码后的数据帧通过发送数据寄存器填充到发送缓冲区中，然后通过transimitter逻辑单元进行并串转换及编码，通过LVDS发送器把编码好的数据传输出去；当数据帧接收时，通过LVDS发送器把低压差分信号转化串行信号后进入FPGA，串行总线IP核实现数据帧的解码及缓存，最后通过PCI核从接收缓冲区读取数据帧，并进行处理和解算。

优选地，所述PCI核支持单次和burst传输模式，单次传输模式使用时序逻辑实现；burst传输模式采用状态机实现，其中采用的burst传输模式可极大的提高本传输系统的效率。

优选地，所述状态机由六个状态组成，分别是IDLES，REQS，WRITES，READS，RSTS，OOPS，所述状态机的工作方式具体如下：

(1)IDLES：状态机处于空闲状态，状态机等待用户发起读或者写请求；

(2)REQS：用户发起了传送请求，当是读请求时，状态机进入READS状态；当是写请求时，状态机进入WRITES状态；

(3)READS：状态机一直处于数据读取状态直到传输完成，或者在传输过程中发生了不可恢复的错误，当数据正常传输完成时，状态机会跳到OOPS_S状态；当发生致命错误时，状态机会处于RSTS；

(4)WRITES：状态机一直处于数据写入状态直到传输完成，或者在传输过程中发生了不可恢复的错误，当数据正常传输完成时，状态机会跳到OOPS_S状态；当发生致命错误时，状态机会处于RSTS；