[发明专利]半导体存储器、电容器阵列结构及其制造方法有效
| 申请号: | 201911132451.X | 申请日: | 2019-11-19 |
| 公开(公告)号: | CN112908967B | 公开(公告)日: | 2022-05-17 |
| 发明(设计)人: | 刘忠明;白世杰 | 申请(专利权)人: | 长鑫存储技术有限公司 |
| 主分类号: | H01L23/64 | 分类号: | H01L23/64;H01L27/108 |
| 代理公司: | 北京律智知识产权代理有限公司 11438 | 代理人: | 王辉;阚梓瑄 |
| 地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 存储器 电容器 阵列 结构 及其 制造 方法 | ||
1.一种电容器阵列结构的制造方法,其特征在于,包括:
提供一半导体衬底;
在所述半导体衬底的一侧上形成多个在内存组数结构中的焊盘;
在所述半导体衬底设有所述焊盘的一侧形成覆盖所述焊盘及所述半导体衬底的间隔层;
在所述间隔层远离所述半导体衬底的一侧上形成第一介质层;
形成贯穿所述第一介质层与所述间隔层的多个电容孔,且多个所述电容孔与多个所述焊盘位置一一对应;
形成随形覆盖所述电容孔的第一电容介质层,且所述第一电容介质层露出各所述焊盘;
在所述半导体衬底设有所述第一电容介质层的一侧形成随形覆盖所述第一电容介质层及所述焊盘的导电层;
在所述导电层远离所述半导体衬底的一侧形成随形覆盖的第二电容介质层;
去除所述第一介质层远离所述半导体衬底的一侧表面上的所述第一电容介质层、所述导电层与所述第二电容介质层;
刻蚀所述导电层远离所述半导体衬底的一端,以在所述第一电容介质层与所述第二电容介质层远离所述半导体衬底一端之间形成空隙;
在所述空隙填充电容介质材料,以将所述第二电容介质层与所述第一电容介质层远离所述衬底的一端连接;
在所述半导体衬底设有所述第二电容介质层的一侧形成覆盖所述第二电容介质层及所述第一介质层的第二介质层;
在所述第二介质层远离所述半导体衬底的一侧形成电极层。
2.根据权利要求1所述的制造方法,其特征在于,形成随形覆盖所述电容孔的第一电容介质层,且所述第一电容介质层露出各所述焊盘,包括:
在所述半导体衬底设有所述第一介质层的一侧形成覆盖所述第一介质层及所述焊盘的第一电容介质层;
在所述第一电容介质层远离所述半导体衬底的一侧形成氧化物层;
通过干法刻蚀对所述电容孔底部的所述氧化物层及所述第一电容介质层进行刻蚀,以露出所述焊盘;
通过干法刻蚀去除所述氧化物层。
3.根据权利要求1所述的制造方法,其特征在于,通过机械化学研磨工艺去除所述第一介质层远离所述衬底的一侧表面上的所述第一电容介质层、所述导电层与所述第二电容介质层。
4.根据权利要求1所述的制造方法,其特征在于,在所述第二介质层远离所述半导体衬底的一侧形成电极层,包括:
对所述第二介质层远离所述半导体衬底的表面通过化学机械研磨工艺进行研磨;
在研磨后的所述表面上形成电极层。
5.根据权利要求1所述的制造方法,其特征在于,所述第一电容介质层与第二电容介质层均为高K材料。
6.根据权利要求1所述的制造方法,其特征在于,所述电容孔的特征尺寸为300Å~400Å,所述电容孔的深度为9750Å~10250 Å。
7.根据权利要求1所述的制造方法,其特征在于,所述第一电容介质层的厚度为38Å~58Å。
8.根据权利要求1所述的制造方法,其特征在于,所述导电层的厚度为35Å~55 Å。
9.根据权利要求1所述的制造方法,其特征在于,所述第二电容介质层的厚度为38Å~58Å。
10.根据权利要求1所述的制造方法,其特征在于,位于所述第一介质层远离所述半导体衬底的表面上的所述第二介质层的厚度为1300Å~1500 Å。
11.根据权利要求1所述的制造方法,其特征在于,所述电极层的厚度为900Å~1100 Å。
12.一种电容器阵列结构,其特征在于,由权利要求1~11任一项所述的制造方法形成。
13.一种半导体存储器,其特征在于,包括权利要求12所述的电容器阵列结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911132451.X/1.html,转载请声明来源钻瓜专利网。





