[发明专利]多路CMOS的成像同步控制系统

权利要求书

1.多路CMOS的成像同步控制系统，包括相机控制器和n组成像组；

所述相机控制器通过菊花链结构的RS422总线对各成像组进行控制；对于每个成像组，输出独立的行周期信号进行摄像的同步控制；其特征是：

每组成像组均包括数传接口模块，成像焦平面模块，数据整合及发送模块，时序驱动控制模块和422串行通信控制模块；所述422串行通信控制模块接收相机控制器发送的命令，并返回相应的信息；所述时序驱动控制模块产生满足电压和电流要求的时序和驱动信号；成像焦平面模块用于进行光电转换，同时产生探测器所需的电压和偏置信号；所述数据整合及发送模块将多通道的串行数据调理后，输出满足数传接口协议的数据；数传接口模块输出数传接口协议规定的信号；

所述数据整合及发送模块中的辅助数据的处理方式为：

辅助数据按照单谱段q行循环1次的方式进行发送，所述发送的辅助数据采用最新的辅助数据；

q行辅助数据的首行为重复a次的包头EB9001或包头EB9002，上电默认为包头EB9001，当成像参数发生改变时，进行包头EB9001和包头EB9002的切换；

采用乒乓结构的存储区A和存储区B进行数据缓存，存储区A存储包头EB9001，存储区B存储包头EB9002；默认存储区A读存储区B写，出现新的辅助数据或者参数后切换为存储区A写存储区B读。

2.根据权利要求1所述的多路CMOS的成像同步控制系统，其特征在于：所述最新的辅助数据采用四级缓存的方法，具体过程为：

所述数据整合及发送模块根据数据帧的标识判断接收数据的累加和与原始数据累加和是否相等，若不相等，则判定数据错误，丢弃；若相等，则根据帧标识将对应的新数据标识信号置为高电平；

写入辅助数据0级缓存RAM的地址区域中；所述辅助数据0级缓存接收到新的辅助数据后，将所述0级缓存的接收的新的辅助数据写入到一级缓存中；所述一级缓存接收的新的辅助数据后，将一级缓存接收的新的辅助数据同时写入四个二级缓存中；

每次接收到新的辅助数据、成像参数或者检测到行周期改变，而且读出行数为q行的末端时，则进行2级到3级读出操作的切换；

当接收到相机控制器发送的摄像开始指令时，首先启动一次从2级缓存到3级缓存的读操作，然后再产生摄像开始的相关时序，使输出的首行采用最新的数据；

对于全色谱段和多光谱谱段，分别以422串行通信控制模块输出的读出行启动信号data_SYN_OUT作为读操的启动信号，分别以频率f_qs和频率f_mul读出。

3.根据权利要求1所述的多路CMOS的成像同步控制系统，其特征在于：

所述存储区A和存储区B切换的条件为：当前读存储区中第q行的数据已经读出完毕，且接收到新的成像参数、新的辅助数据或者当前工作的行周期发生了变化；则进行存储区A和存储区B切换；并将标志位置为高电平，在切换后将标志位置为低电平。

4.根据权利要求1所述的多路CMOS的成像同步控制系统，其特征在于：存储区A和存储区B的地址分配：地址0～(3a-1)初始化为a个重复的EB9001或EB9002，对应首行的前3a个byte；地址3a～(3a+b-1)为b byte的姿控星敏数据；地址(3a+b)～(3a+b+c-1)为c byte的姿控陀螺数据；地址(3a+b+c)～(3a+b+c+d-1)为d byte的GPS数据；地址(3a+b+c+d)～(3a+b+c+d+e-1)为e byte的相机本体数据，a、b、c、d、e和q为大于1的正整数。

5.根据权利要求1所述的多路CMOS的成像同步控制系统，其特征在于：所述时序驱动控制模块的时钟频率f_control和串行通信的控制时钟频率f₄₂₂不一致；422串行通信控制模块的频率也设置为像素时钟频率的整数倍；

f_control＝2f_pixel，f₄₂₂＝pf_pixel；

式中，p为大于0的正整数，f_pixel为像素时钟频率。