[发明专利]Cache块处理方法、装置及处理器芯片在审
申请号: | 201911118842.6 | 申请日: | 2019-11-15 |
公开(公告)号: | CN110941449A | 公开(公告)日: | 2020-03-31 |
发明(设计)人: | 张喆鹏;赵云峰 | 申请(专利权)人: | 新华三半导体技术有限公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F9/38 |
代理公司: | 北京博思佳知识产权代理有限公司 11415 | 代理人: | 高萍 |
地址: | 610041 四川省成都市中国(四川)自由*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | cache 处理 方法 装置 处理器 芯片 | ||
1.一种高速缓存器Cache块处理方法,其特征在于,应用于处理器芯片包括的Cache,所述Cache包括至少一个Cache块,所述方法包括:
在确定待读取数据需要锁存、且缓存所述待读取数据的目标Cache块未加锁时,对所述目标Cache块进行加锁;
应用所述目标Cache块对应的计时器进行计时;
在所述计时器达到预设的计时时间时,解锁所述目标Cache块。
2.如权利要求1所述的方法,其特征在于,所述确定待读取数据需要锁存,包括:
接收所述处理器芯片中处理器发送的数据读取指令,所述数据读取指令包括所述待读取数据在存储器中的存储地址;
若预设的待锁存地址范围包括所述待读取数据的存储地址,则确定所述待读取数据需要锁存,其中,所述待锁存地址范围包括所有需要锁存的数据在存储器中的存储地址。
3.如权利要求2所述的方法,其特征在于,对所述目标Cache块进行加锁之前,所述方法还包括:
若所述待读取数据的存储地址未命中任一Cache块,从存储器中读取所述待读取数据并缓存至所述目标Cache块。
4.如权利要求1所述的方法,其特征在于,所述方法还包括:
在确定待读取数据需要锁存、且缓存所述待读取数据的目标Cache块已加锁时,重启所述目标Cache块对应的计时器。
5.如权利要求1所述的方法,其特征在于,所述方法还包括:
在确定待读取数据需要锁存、且缓存所述待读取数据的目标Cache块已加锁时,禁止重启所述目标Cache块对应的计时器。
6.一种高速缓存器Cache块处理装置,其特征在于,应用于处理器芯片包括的Cache,所述Cache包括至少一个Cache块,所述装置包括:
加锁单元,用于在确定待读取数据需要锁存、且缓存所述待读取数据的目标Cache块未加锁时,对所述目标Cache块进行加锁;
计时单元,用于应用所述目标Cache块对应的计时器进行计时;
解锁单元,用于在所述计时器达到预设的计时时间时,解锁所述目标Cache块。
7.如权利要求6所述的装置,其特征在于,所述装置还包括:
接收单元,用于接收所述处理器芯片中处理器发送的数据读取指令,所述数据读取指令包括所述待读取数据在存储器中的存储地址;
确定单元,用于若预设的待锁存地址范围包括所述待读取数据的存储地址,则确定所述待读取数据需要锁存,其中,所述待锁存地址范围包括所有需要锁存的数据在存储器中的存储地址。
8.如权利要求7所述的装置,其特征在于,所述装置还包括:
缓存单元,用于若所述待读取数据的存储地址未命中任一Cache块,从存储器中读取所述待读取数据并缓存至所述目标Cache块。
9.如权利要求6所述的装置,其特征在于,所述装置还包括:
重启单元,用于在确定待读取数据需要锁存、且缓存所述待读取数据的目标Cache块已加锁时,重启所述目标Cache块对应的计时器。
10.如权利要求6所述的装置,其特征在于,所述装置还包括:
禁止单元,用于在确定待读取数据需要锁存、且缓存所述待读取数据的目标Cache块已加锁时,禁止重启所述目标Cache块对应的计时器。
11.一种处理器芯片,其特征在于,所述处理器芯片包括处理器和高速缓存器Cache,所述Cache用于实现权利要求1-5任一所述的方法步骤。
12.一种高速缓存器Cache,其特征在于,所述Cache实现权利要求1-5任一所述的方法步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于新华三半导体技术有限公司,未经新华三半导体技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911118842.6/1.html,转载请声明来源钻瓜专利网。