[发明专利]一种基于FPGA的高精度频率采集方法及装置

权利要求书

1.一种基于FPGA的高精度频率采集方法，其特征在于，包括以下步骤：

步骤1在闸门时间T内分别对被测信号和标准信号进行计数，获得被测信号个数N1和标准信号个数N2；

步骤2计算出被测信号的频率f；

其中f0为标准信号的频率。

2.根据权利要求1所述的一种基于FPGA的高精度频率采集方法，其特征在于，还包括误差修正步骤，

通过高精度示波器对标准信号进行测量获得标准信号的相对误差为δ_s，对被测信号的频率f进行如下误差修正，

f”＝f*(1-δ_s)

修正后的频率为f。

3.根据权利要求1所述的一种基于FPGA的高精度频率采集方法，其特征在于，在所述步骤1之前还包括以下前置步骤：

步骤a配置预置闸门时间T；

步骤b将被测信号与标准信号进行同步。

4.根据权利要求3所述的一种基于FPGA的高精度频率采集方法，其特征在于，所述步骤a预置闸门时间T，具体包括通过配置时间信号Tcfg配置预置闸门时间T，所述配置时间信号Tcfg由以下公式可得：

其中sysclk为系统时钟频率，单位为Hz。

5.根据权利要求1所述的一种基于FPGA的高精度频率采集方法，其特征在于，所述步骤1具体包括以下步骤：

步骤1.1检测被测信号的上升沿，启动被测信号计数器和标准信号计数器分别进行计数；

步骤1.2当预置闸门时间T到达后，在输入信号的下一个上升沿关闭闸门，关闭闸门时停止对被测信号和标准信号的计数。

6.根据权利要求5所述的一种基于FPGA的高精度频率采集方法，其特征在于，所述步骤1.2还包括，当实际闸门时间超过10s时被测信号的上升沿还未到达，则强制关闭闸门。

7.一种基于FPGA的高精度频率采集装置，其特征在于，包括同步电路模块、闸门时间模块、计数控制模块、计数器，所述计数器包括被测信号计数器和标准信号计数器；

所述同步电路模块接收被测信号，并将被测信号与标准信号同步；

所述闸门时间模块配置预置闸门时间T；

所述计数控制模块根据预置闸门时间T和被测信号的上升沿控制计数器开始和停止计数；

所述被测信号计数器对被测信号计数；

所述标准信号计数器对标准信号计数。