[发明专利]一种反熔丝FPGA的片上监测电路

权利要求书

1.一种反熔丝FPGA的片上监测电路，其特征在于，包括：

偶数级的延时单元电路和一个与非门电路；

所述延时单元电路相串联后连至所述与非门电路的一个输入端；所述与非门电路的另一个输入端接入监测使能信号En；所述与非门电路的输出端连接第一个延时单元电路的输入端形成环形电路；

所述延时单元电路包括反相器INV、使能NMOS管M2、反熔丝单元AFX、编程通路X0、X1和隔离NMOS管M0、M1，所述使能NMOS管M2与所述反熔丝单元AFX并联；其中，所述反相器INV的输入端为延时单元电路的输入In端口，输出端连接A节点；

所述隔离NMOS管M0的漏端连接A节点，栅端连接PUMP信号，源端连接B节点，衬底连接地；

所述反熔丝单元AFX一端连接B节点，一端连接C节点；

所述使能NMOS管M2的漏端连接B节点，栅端连接传输使能信号D_En，源端连接C节点，衬底连接地；

所述编程通路X0一端连接B节点，另一端连接编程电压PRG_P；所述编程通路X1一端连接C节点，另一端连接编程电压PRG_N；

所述隔离NMOS管M1的漏端连接C节点，栅端连接PUMP信号，源端为延时单元电路的输出Out端口。

2.如权利要求1所述的反熔丝FPGA的片上监测电路，其特征在于，

所述使能NMOS管M2由传输使能信号D_En控制：当所述传输使能信号D_En为高时，所述使能NMOS管M2导通；当所述传输使能信号D_En为低时，所述使能NMOS管M2截止；

所述编程通路X0和X1均由编程使能信号PRG_En控制，控制对所述反熔丝单元AFX的编程；

当所述反熔丝单元AFX进入编程程序时，所述编程通路X0和X1分别连通编程电压PRG_P和PRG_N；隔离信号PUMP为低电平；

当所述反熔丝单元AFX编程结束时，所述编程通路X0和X1分别与编程电压PRG_P和PRG_N断开；隔离信号PUMP为高电平。

3.如权利要求2所述的反熔丝FPGA的片上监测电路，其特征在于，一个延时单元电路的输出端接至下一个延时单元电路的输入端；

在所述反熔丝FPGA的片上监测电路中，每个延时单元电路有一个独立的传输使能信号D_En；

每个延时单元电路有一个独立的编程使能信号PRG_En；

每个延时单元电路共用相同的一个隔离信号PUMP；

每个延时单元电路共用编程电压PRG_P和PRG_N。

4.如权利要求3所述的反熔丝FPGA的片上监测电路，其特征在于，所述反熔丝单元AFX编程后进行监测时，使能信号En为高电平，同时将每个延时单元电路的传输使能信号D_En按需要分别驱动到高电平或者低电平。

5.如权利要求1所述的反熔丝FPGA的片上监测电路，其特征在于，所述使能NMOS管M2的导通电阻小于所述反熔丝单元AFX编程后电阻的1/10。