[发明专利]浅沟槽隔离结构及其形成方法、掩膜结构

说明书

本发明涉及一种浅沟槽隔离结构及其形成方法、一种掩膜结构，所述浅沟槽隔离结构包括：衬底，所述衬底包括第一区域和第二区域；位于所述第一区域内的第一沟槽，和位于所述第二区域内的第二沟槽，所述第一沟槽的密度大于所述第二沟槽的密度，且所述第一沟槽和所述第二沟槽的深度相同；填充于所述第一沟槽和所述第二沟槽内的介电层。不同区域内的浅沟槽隔离结构的深度相同，具有相同的隔离效果。

技术领域

本发明涉及半导体技术领域，尤其涉及一种浅沟槽隔离结构及其形成方法、一种掩膜结构。

背景技术

半导体制程进入20nm及以下的技术节点，器件之间隔离的要求更加严格，浅沟槽隔离(Shallow Trench Isolation)技术的重要性越加凸显。先进的STI制程，通常采用干法等离子蚀刻硅晶圆，由此形成所需的沟槽。随着制程工艺的精细化和复杂化，要求晶圆表面部分位置在不同的关键尺寸下保持沟槽具有相同的深度。而实际刻蚀过程中，在图形密集的区域反应离子的有效成分消耗得快，造成供给失衡，刻蚀速率下降，导致图形密集区域刻蚀深度小于图形稀疏区域，从而造成样品整体刻蚀深度的不均匀分布。并且，对于同一衬底上不同尺寸的图形刻蚀深度也会不同，宽的图形刻蚀深，窄的图形刻蚀浅。上述由于图形密度以及图形深宽比不同，导致的图形刻蚀深度差异为刻蚀负载效应。

如何避免在形成浅沟槽隔离结构时的刻蚀负载效应，以在不同区域形成相同深度的浅沟槽隔离结构，是目前需要解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种浅沟槽隔离结构及其形成方法以及一种掩膜结构，以在不同区域形成深度相同的浅沟槽隔离结构。

为了解决上述问题，本发明提供了一种浅沟槽隔离结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；形成覆盖所述衬底表面的硬掩膜层，所述硬掩膜层包括：覆盖所述第一区域的第一区域硬掩膜层和覆盖所述第二区域的第二区域硬掩膜层，所述第一区域硬掩膜层和所述第二区域硬掩膜层的表面齐平；在所述硬掩膜层表面形成图形化掩膜层，所述图形化掩膜层内形成有位于第一区域上的第一图形和位于所述第二区域上的第二图形，所述第一图形的密度大于所述第二图形的密度；以所述图形化掩膜层为掩膜，采用各向异性刻蚀工艺依次刻蚀所述硬掩膜层和衬底，在所述衬底的第一区域内形成第一沟槽，在所述第二区域内形成第二沟槽，所述各向异性刻蚀工艺对所述第一区域硬掩膜层的刻蚀速率大于对所述第二区域硬掩膜层的刻蚀速率；在所述第一沟槽和所述第二沟槽内填充介电层，形成浅沟槽隔离结构。

可选的，所述第一沟槽的深度与所述第二沟槽的深度相同。

可选的，所述第一图形的关键尺寸小于所述第二图形的关键尺寸。

可选的，所述第一区域硬掩膜层与所述第二区域硬掩膜层分别采用不同的材料。

可选的，所述硬掩膜层包括：覆盖所述第一区域和所述第二区域的第一硬掩膜材料层，位于所述第一区域上的第一硬掩膜材料层的表面低于位于所述第二区域上的第一硬掩膜材料层的表面；位于所述第一区域上的第一硬掩膜材料层表面的第二硬掩膜材料层，所述第二硬掩膜材料层的表面与所述第二区域上的第一硬掩膜材料层的表面齐平。

可选的，所述硬掩膜层的形成方法包括：形成覆盖所述第一区域和所述第二区域的第一硬掩膜材料层；对所述第一区域上的所述第一硬掩膜材料层进行回刻蚀；在所述第一区域上的被回刻蚀后的所述第一硬掩膜材料层表面形成第二硬掩膜材料层，并进行平坦化处理，使得所述第二硬掩膜材料层与所述第二区域上的第一硬掩膜材料层的表面齐平。

可选的，所述第二硬掩膜材料层的厚度为100nm～200nm。

可选的，第一硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第二硬掩膜材料层的材料包括氮化硅、氮氧化硅、无定形碳、碳氧化硅、氧化硅中的至少一种；所述第一硬掩膜材料层和所述第二硬掩膜材料层采用不同的材料。